基于SiP技术的微系统

图书标准信息

• 作者 李扬
• 出版社 电子工业出版社
• 出版时间 2021-05
• 版次 1
• ISBN 9787121409493
• 定价 198.00元
• 装帧 其他
• 开本 其他
• 纸张 胶版纸
• 页数 652页
• 字数 1115千字

【内容简介】

本书采用原创概念、热点技术和实际案例相结合的方式，讲述了SiP技术从构思到实现的整个流程。全书分为三部分：概念和技术、设计和仿真、项目和案例，共30章。第1部分基于SiP及先进封装技术的发展，以及作者多年积累的经验，提出了功能密度定律、Si3P和4D集成等原创概念，介绍了SiP和先进封装的*技术，共5章。第2部分依据*EDA软件平台，阐述了SiP和HDAP的设计仿真验证方法，涵盖了Wire Bonding、Cavity、Chip Stack、2.5D TSV、3D TSV、RDL、Fan-In、Fan-Out、Flip Chip、分立式埋入、平面埋入、RF、Rigid-Flex、4D SiP设计、多版图项目及多人协同设计等热点技术，以及SiP 和HDAP的各种仿真、电气验证和物理验证，共16章。第3部分介绍了不同类型SiP实际项目的设计仿真和实现方法，共9章。

【作者简介】

李扬（Suny Li），SiP技术专家，毕业于北京航空航天大学，获航空宇航科学与技术专业学士及硕士学位。拥有20年工作经验，曾参与指导各类SiP项目40多项。2012年出版技术专著《SiP系统级封装设计与仿真》（电子工业出版社），2017年出版英文技术专著SiP System-in-Package design and simulation（WILEY）。IEEE高级会员，中国电子学会高级会员，中国图学学会高级会员，已获得10余项国家专利，发表10余篇论文。曾在中国科学院国家空间中心、SIEMENS（西门子）中国有限公司工作。曾经参与中国载人航天工程“神舟飞船”和中欧合作的“双星计划”等项目的研究工作。目前在奥肯思（北京）科技有限公司（AcconSys）工作，担任技术专家，主要负责SiP及微系统产品的研发工作，以及SiP和IC封装设计软件的技术支持和项目指导工作。

【目录】

目 录 

第1部分　概念和技术 

第1章 从摩尔定律到功能密度定律 3 

1.1 摩尔定律 3 

1.2 摩尔定律面临的两个问题 4 

1.2.1 微观尺度的缩小 4 

1.2.2 宏观资源的消耗 6 

1.3 功能密度定律 10 

1.3.1 功能密度定律的描述 10 

1.3.2 电子系统6级分类法 11 

1.3.3 摩尔定律和功能密度定律的比较 13 

1.3.4 功能密度定律的应用 14 

1.3.5 功能密度定律的扩展 17 

1.4 广义功能密度定律 17 

1.4.1 系统空间定义 18 

1.4.2 地球空间和人类宇宙空间 18 

1.4.3 广义功能密度定律 20 

第2章 从SiP到Si3P 21 

2.1 概念深入：从SiP到Si3P 21 

2.2 Si3P之integration 23 

2.2.1 IC层面集成 23 

2.2.2 PCB层面集成 26 

2.2.3 封装层面集成 28 

2.2.4 集成（Integration）小结 30 

2.3 Si3P之interconnection 31 

2.3.1 电磁互联 31 

2.3.2 热互联 36 

2.3.3 力互联 37 

2.3.4 互联（interconnection）小结 39 

2.4 Si3P之intelligence 39 

2.4.1 系统功能定义 40 

2.4.2 产品应用场景 41 

2.4.3 测试和调试 41 

2.4.4 软件和算法 42 

2.4.5 智能（intelligence）小结 44 

2.5 Si3P总结 44 

2.5.1 历史回顾 44 

2.5.2 联想比喻 45 

2.5.3 前景预测 46 

第3章 SiP技术与微系统 47 

3.1 SiP技术 47 

3.1.1 SiP技术的定义 47 

3.1.2 SiP及其相关技术 48 

3.1.3 SiP还是SOP 50 

3.1.4 SiP技术的应用领域 51 

3.1.5 SiP工艺和材料的选择 55 

3.2 微系统 57 

3.2.1 自然系统和人造系统 57 

3.2.2 系统的定义和特征 58 

3.2.3 微系统的新定义 59 

第4章 从2D到4D集成技术 61 

4.1 集成技术的发展 61 

4.1.1 集成的尺度 61 

4.1.2 一步集成和两步集成 62 

4.1.3 封装内集成的分类命名 63 

4.2 2D集成技术 64 

4.2.1 2D集成的定义 64 

4.2.2 2D集成的应用 64 

4.3 2D 集成技术 65 

4.3.1 2D 集成的定义 65 

4.3.2 2D 集成的应用 66 

4.4 2.5D集成技术 67 

4.4.1 2.5D集成的定义 67 

4.4.2 2.5D集成的应用 67 

4.5 3D集成技术 68 

4.5.1 3D集成的定义 68 

4.5.2 3D集成的应用 69 

4.6 4D集成技术 70 

4.6.1 4D集成的定义 70 

4.6.2 4D集成的应用 71 

4.6.3 4D集成的意义 73 

4.7 腔体集成技术 73 

4.7.1 腔体集成的定义 73 

4.7.2 腔体集成的应用 74 

4.8 平面集成技术 76 

4.8.1 平面集成技术的定义 76 

4.8.2 平面集成技术的应用 76 

4.9 集成技术总结 78 

第5章 SiP与先进封装技术 80 

5.1 SiP基板与封装 80 

5.1.1 有机基板 80 

5.1.2 陶瓷基板 82 

5.1.3 硅基板 85 

5.2 与先进封装相关的技术 85 

5.2.1 TSV技术 86 

5.2.2 RDL技术 87 

5.2.3 IPD技术 88 

5.2.4 Chiplet技术 89 

5.3 先进封装技术 92 

5.3.1 基于XY平面延伸的先进封装技术 93 

5.3.2 基于Z轴延伸的先进封装技术 96 

5.3.3 先进封装技术总结 103 

5.3.4 先进封装的四要素：RDL、TSV、Bump和Wafer 104 

5.4 先进封装的特点和SiP设计需求 105 

5.4.1 先进封装的特点 105 

5.4.2 先进封装与SiP的关系 106 

5.4.3 先进封装和SiP设计需求 107 

第1部分参考资料及说明 108 

第2部分 设计和仿真 

第6章 SiP设计仿真验证平台 111 

6.1 SiP设计技术的发展 111 

6.2 SiP设计的两套流程 112 

6.3 通用SiP设计流程 112 

6.3.1 原理图设计输入 112 

6.3.2 多版图协同设计 112 

6.3.3 SiP版图设计9大功能 113 

6.4 基于先进封装HDAP的SiP设计流程 118 

6.4.1 设计整合及网络优化工具XSI 119 

6.4.2 先进封装版图设计工具XPD 120 

6.5 设计师如何选择设计流程 121 

6.6 SiP仿真验证流程 122 

6.6.1 电磁仿真 122 

6.6.2 热学仿真 124 

6.6.3 力学仿真 125 

6.6.4 设计验证 125 

6.7 SiP设计仿真验证平台的先进性 127 

第7章 中心库的建立和管理 129 

7.1 中心库的结构 129 

7.2 Dashboard介绍 130 

7.3 原理图符号（Symbol）库的建立 131 

7.4 版图单元（Cell）库的建立 136 

7.4.1 裸芯片Cell库的建立 136 

7.4.2 SiP封装Cell库的建立 141 

7.5 Part库的建立和应用 145 

7.5.1 映射Part库 145 

7.5.2 通过Part创建Cell库 147 

7.6 中心库的维护和管理 148 

7.6.1 中心库常用设置项 149 

7.6.2 中心库数据导入导出 149 

第8章 SiP原理图设计输入 152 

8.1 网表输入 152 

8.2 原理图设计输入 154 

8.2.1 原理图工具介绍 154 

8.2.2 创建原理图项目 162 

8.2.3 原理图基本操作 163 

8.2.4 原理图设计检查 167 

8.2.5 设计打包Package 169 

8.2.6 输出元器件列表Partlist 172 

8.2.7 原理图中文菜单和中文输入 173 

8.3 基于DataBook的原理图输入 175 

8.3.1 DataBook介绍 175 

8.3.2 DataBook使用方法 176 

8.3.3 元器件属性的校验和更新 178 

8.4 文件输入/输出 179 

8.4.1 通用输入/输出 179 

8.4.2 输出到仿真工具 181 

第9章 版图的创建与设置 183 

9.1 创建版图模板 183 

9.1.1 版图模板定义 183 

9.1.2 创建SiP版图模板 184 

9.2 创建版图项目 194 

9.2.1 创建新的SiP项目 194 

9.2.2 进入版图设计环境 195 

9.3 版图相关设置与操作 196 

9.3.1 版图License控制介绍 196 

9.3.2 鼠标操作方法 197 

9.3.3 四种常用操作模式 199 

9.3.4 显示控制（Display Control） 202 

9.3.5 编辑控制（Editor Control） 207 

9.3.6 智能光标提示 213 

9.4 版图布局 213 

9.4.1 元器件布局 213 

9.4.2 查看原理图 217 

9.5 封装引脚定义优化 218 

9.6 版图中文输入 218 

第10章 约束规则管理 221 

10.1 约束管理器（Constraint Manager） 221 

10.2 方案（Scheme） 222 

10.2.1 创建方案 223 

10.2.2 在版图设计中应用Scheme 223 

10.3 网络类规则（Net Class） 224 

10.3.1 创建网络类并指定网络到网络类 224 

10.3.2 定义网络类规则 225 

10.4 间距规则（Clearance） 226 

10.4.1 间距规则的创建与设置 226 

10.4.2 通用间距规则 227 

10.4.3 网络类到网络类间距规则 228 

10.5 约束类（Constraint Class） 229 

10.5.1 新建约束类并指定网络到约束类 229 

10.5.2 电气约束分类 230 

10.5.3 编辑约束组 231 

10.6 Constraint Manager和版图数据交互 232 

10.6.1 更新版图数据 232 

10.6.2 与版图数据交互 233 

10.7 规则设置实例 233 

10.7.1 等长约束设置 233 

10.7.2 差分约束设置 236 

10.7.3 Z轴间距设置 237 

第11章 Wire Bonding设计详解 239 

11.1 Wire Bonding概述 239 

11.2 Bond Wire 模型 240 

11.2.1 Bond Wire模型定义 241 

11.2.2 Bond Wire模型参数 245 

11.3 Wire Bonding工具栏及其应用 246 

11.3.1 手动添加Bond Wire 246 

11.3.2 移动、推挤及旋转Bond Finger 247 

11.3.3 自动生成Bond Wire 248 

11.3.4 通过导引线添加Bond Wire 249 

11.3.5 添加Power Ring 251 

11.4 Bond Wire规则设置 252 

11.4.1 针对Component的设置 253 

11.4.2 针对Die Pin的设置 256 

11.4.3 在Die Pin和Bond Finger之间添加多根Bond Wire 258 

11.4.4 从单个Die Pin扇出多根Bond Wire到多个Bond Finger 258 

11.4.5 多个Die Pin同时键合到一个Bond Finger上 259 

11.4.6 Die to Die Bonding 259 

11.5 Wire Model Editor和Wire Instance Editor 261 

第12章 腔体、芯片堆叠及TSV设计 265 

12.1 腔体设计 265 

12.1.1 腔体的定义 265 

12.1.2 腔体的创建 267 

12.1.3 将芯片放置到腔体中 269 

12.1.4 在腔体中键合 270 

12.1.5 通过腔体将分立式元器件埋入基板 271 

12.1.6 在Die Cell中添加腔体实现元器件埋入 273 

12.2 芯片堆叠设计 275 

12.2.1 芯片堆叠的概念 275 

12.2.2 芯片堆叠的创建 276 

12.2.3 并排堆叠芯片 277 

12.2.4 芯片堆叠的调整及键合 278 

12.2.5 芯片和腔体组合设计 279 

12.3 2.5D TSV的概念和设计 281 

12.4 3D TSV的概念和设计 281 

12.4.1 3D TSV的概念 281 

12.4.2 3D TSV Cell创建 283 

12.4.3 芯片堆叠间引脚对齐原则 284 

12.4.4 3D TSV堆叠并互联 284 

12.4.5 3D 引脚模型的设置 286 

12.4.6 网络优化并布线 287 

12.4.7 DRC检查并完成3D TSV设计 289 

第13章 RDL及Flip Chip设计 291 

13.1 RDL的概念和应用 291 

13.1.1 Fan-In型RDL 292 

13.1.2 Fan-Out型RDL 293 

13.2 Flip Chip的概念及特点 294 

13.3 RDL设计 295 

13.3.1 Bare Die及RDL库的建立 295 

13.3.2 RDL原理图设计 297 

13.3.3 RDL版图设计 297 

13.4 Flip Chip设计 301 

13.4.1 Flip Chip原理图设计 301 

13.4.2 Flip Chip版图设计 302 

第14章 版图布线与敷铜 307 

14.1 版图布线 307 

14.1.1 布线综述 307 

14.1.2 手工布线 307 

14.1.3 半自动布线 312 

14.1.4 自动布线 315 

14.1.5 差分对布线 316 

14.1.6 长度控制布线 319 

14.1.7 电路复制 323 

14.2 版图敷铜 325 

14.2.1 敷铜定义 325 

14.2.2 敷铜设置 325 

14.2.3 绘制并生成敷铜数据 328 

14.2.4 生成敷铜排气孔 331 

14.2.5