AMDFPGA设计优化宝典：面向Vivado/VHDL
①全新正版，现货速发，7天无理由退换货②天津、成都、无锡、广东等多仓就近发货，订单最迟48小时内发出③无法指定快递④可开电子发票，不清楚的请咨询客服。
￥ 56.97 4.6折 ￥ 125 全新
库存4件
浙江嘉兴
认证卖家担保交易快速发货售后保障
作者编者:高亚军|责编:张楠
出版社电子工业
ISBN9787121450983
出版时间2023-04
装帧平装
开本其他
定价125元
货号31693554
上书时间2024-10-17
- 在售商品 暂无
- 平均发货时间 17小时
- 好评率 暂无
商品详情
- 品相描述：全新
- 商品描述
-
目录
第1章 FPGA技术分析
1.1 芯片架构的演变
1.2 设计方法的演变
1.3 面临的挑战
1.4 四大基本原则
1.4.1 硬件原则
1.4.2 同步原则
1.4.3 流水原则
1.4.4 面积与速度的平衡与互换原则
1.5 性能指标
1.6 思考空间
第2章 优化时钟网络
2.1 时钟资源
2.1.1 7系列FPGA中的时钟资源
2.1.2 UlatraScale/UltraScale+FPGA中的时钟资源
2.1.3 VersalACAP中的时钟资源
2.2 时钟偏移
2.3 时钟抖动
2.4 安全的时钟启动方式
2.5 时钟规划
2.6 创建输出时钟
2.7 思考空间
第3章 优化组合逻辑
3.1 组合逻辑资源
3.2 译码器与编码器
3.2.1 译码器代码风格
3.2.2 编码器代码风格
3.3 多路复用器与多路解复用器
3.3.1 多路复用器代码风格
3.3.2 多路解复用器代码风格
3.4 加法器与累加器
3.4.1 加法器代码风格
3.4.2 累加器代码风格
3.5 其他组合逻辑电路
3.5.1 移位器代码风格
3.5.2 比较器代码风格
3.5.3 奇偶校验电路代码风格
3.5.4 二进制码与格雷码互转电路代码风格
3.6 避免组合逻辑环路
3.7 思考空间
第4章 优化触发器
4.1 触发器资源
4.1.17 系列FPGA中的触发器资源
4.1.2 UltraScale/UltraScale+FPGA中的触发器资源
4.1.3 VersalACAP中的触发器资源
4.2 建立时间和保持时间
4.3 亚稳态
4.4 控制集
4.5 复位信号的代码风格
4.5.1 异步复位还是同步复位
内容摘要
本书以Xilinx公司（目前已被AMD公司收购）的7系列FPGA、UltraScale/UltraScale+FPGA和VersalACAP内部架构为基础，介绍与之匹配的RTL代码的风格（采用VHDL语言）和基于Vivado的设计分析方法。全书共10章，包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法，也包含扇出和布线拥塞的优化方法。本书可供电子工程领域的本科生和研究生学习参考，也可供FPGA工程师和自学者参考使用。
— 没有更多了 —
以下为对购买帮助不大的评价