SOPC技术教材教程
正版保障 假一赔十 可开发票
￥ 7.44 1.9折 ￥ 39 全新
库存98件
广东广州
认证卖家担保交易快速发货售后保障
作者侯建军，郭勇编著
出版社清华大学出版社
ISBN9787811230277
出版时间2008-05
装帧平装
开本16开
定价39元
货号3483824
上书时间2024-09-22
商品详情
- 品相描述：全新
- 商品描述
-
导语摘要
SOPC是Altera公司提出来的一种灵活、高效的SOC解决方案，是一种新的软硬件协同设计的系统设计技术，它将处理器、存储器(ROM、RAM等)、总线和总线控制器、I／O端口、DSP、锁相环等集成到一片FPGA芯片中。SOPC技术是可编程器件技术与SOC技术的融合，代表半导体产业未来的发展方向。SOPC的设计周期短、成本低。
本书的编写特征是由浅入深、循序渐进，理论和实践并重、理论和实践紧密结合。相应的理论讲解完后一定有相应的配套实验。
目录
第1章 绪论
1.1 基本概念
1.1.1 SOC系统
1.1.2 SOPC
1.1.3 IP核
1.2 Nios Ⅱ软核处理器简介
1.2.1 可定制特性
1.2.2 系统性能可配置性
1.2.3 延长产品生存周期
1.3 SOPC设计流程
1.4 支持Nios Ⅱ CPU的FPGA型号
1.4.1 Cyclone和Cyclone Ⅱ系列
1.4.2 Stratix和Stratix Ⅱ系列
1.4.3 HardCopy器件
第2章 SOPC的硬件开发环境及硬件开发流程
2.1 创建Quartus Ⅱ工程
2.2 创建Nios Ⅱ系统模块
2.2.1 创建顶层实体
2.2.2 创建Nios Ⅱ系统模块
2.2.3 分配IP模块的地址和中断号
2.2.4 配置Nios Ⅱ系统
2.2.5 生成：Nios Ⅱ并加入到工程中
2.2.6 加入引脚和嵌入式锁相环
2.3 设计优化
2.3.1 面积与速度的优化
2.3.2 时序约束与设置
2.3.3 Fitter设置
2.4 编译
2.4.1 编译设置
2.4.2 引脚分配
2.4.3 编译用户设计
2.5 编程下载
2.5.1 下载
2.5.2 验证
第3章 NiosⅡ体系结构
3.1 Nios Ⅱ处理器结构
3.2 Nios Ⅱ寄存器文件
3.2.1 通用寄存器
3.2.2 控制寄存器
3.3 存储器和I／O组织
3.3.1 指令和数据总线
3.3.2 高速缓存
3.3.3 紧耦合存储器
3.3.4 地址映射
3.4 寻址方式
第4章 Avalon总线规范
4.1 Avalon总线简介
4.2 Avalon总线基本概念
4.2.1 Avalon外设和交换架构
4.2.2 Avalon信号
4.2.3 主端口和从端口
4.2.4 传输
4.2.5 主从端口对
4.2.6 周期
4.3 Avalon信号
4.3.1 信号类型的完整列表
4.3.2 信号极性
4.3.3 信号命名规则
4.3.4 Avalon信号时序说明
4.3.5 传输属性
4.4 从端口传输
4.4.1 从端口信号详述
4.4.2 从端口读传输
4.4.3 从端口写传输
4.5 主端口传输
4.5.1 主端口信号
4.5.2 主端口基本读传输
4.5.3 主端口基本写传输
4.5.4 等待周期、建立时间和保持时间属性
4.5.5 流水线、突发和三态属性
4.6 流水线传输属性
4.6.1 具有固定延迟的从端口流水线读传输
4.6.2 具有可变延迟的从端口流水线读传输
4.6.3 主端口流水线传输
4.7 流控制
4.7.1 具有流控制的从端口传输
4.7.2 具有流控制的主端口传输
4.8 三态传输
4.8.1 三态从端口传输
4.8.2 三态主端口传输
4.9 突发传输
4.9.1 限制
4.9.2 主端口突发传输
4.9.3 从端口突发传输
4.10 和传输无关的信号
4.10.1 中断请求信号
4.10.2 复位控制信号
4.11 地址对齐
4.11.1 本地地址对齐
4.11.2 动态地址对齐
第5章 基于FPGA的DSP开发技术
5.1 基于MATLAB／DSP Builder的DSP模块设计流程
5.2 正弦发生器模块的设计
5.2.1 建立模型
5.2.2 模型仿真
5.2.3 使用signalCompiler从算法到硬件的实现
5.2.4 使用ModelSim进行RTL级仿真
5.2.5 使用Quartus Ⅱ进行时序仿真
5.2.6 硬件实现与测试
5.2.7 使用嵌入式逻辑分析仪SignalTap Ⅱ进行测试
5.3 DSP Builder的层次设计
5.4 FIR数字滤波器设计
5.4.1 FIR滤波器原理
5.4.2 16阶FIR滤波器的设计
5.4.3 使用MATLAB的FDATool进行滤波器系数的计算
5.4.4 使用MegaCore实现FIR滤波器的设计
5.5 IIR数字滤波器的设计
5.6 快速傅立叶变换
5.7 MegaCore的使用
5.7.1 伪随机序列的原理
5.7.2 伪随机序列发生器的设计
5.7.3 其他常用的MegaCore
第6章 软件设计流程和方法
6.1 NioS ⅡIDE简介
6.1.1 工程管理器
6.1.2 编辑器和编译器
6.1.3 调试器
6.1.4 闪存编程器
6.2 软件开发流程
6.2.1 Nios Ⅱ程序的构成
6.2.2 Nios Ⅱ IDE软件开发步骤
6.3 运行和调试程序
6.3.1 调试／运行环境设置
6.3.2 调试／运行程序
6.3.3 下载程序到Flash
6.4 硬件抽象层库
6.4.1 HAL简介
6.4.2 HAL体系结构
6.5 使用HAL开发应用程序
6.5.1 Nios Ⅱ IDE工程结构
6.5.2 系统描述文件——system.h
6.5.3 数据宽度和HAL类型定义
6.5.4 UNIX风格的接口
6.5.5 文件系统
6.5.6 使用字符型设备
6.5.7 使用文件子系统
6.5.8 使用定时器设备
6.5.9 使用flash设备
6.5.10 使用DMA设备
6.5.11 启动顺序和入口点
6.6 异常处理
6.6.1 异常处理概念
6.6.2 硬件如何工作
6.6.3 ISR性能数据
6.6.4 调试ISR
第7章 Nios Ⅱ常用外设编程
7.1 并行输入偷出内核
7.1.1 PIO寄存器描述
7.1.2 软件编程
7.2 定时器
7.2.1 定时器寄存器描述
7.2.2 软件编程
7.3 异步串口UART
7.3.1 UART内核功能描述
7.3.2 在SOPC Builder中实例化UART
7.3.3 LJART寄存器描述
7.3.4 中断行为
7.3.5 软件编程
7.4 Optrex 16207 LCD控制器内核
7.4.1 功能描述
7.4.2 软件编程
7.5 通用Flash接口控制器内核
7.5.1 功能描述
7.5.2 在SOPC Builder中实例化CFI控制器内核
7.5.3 软件编程
7.6 DMA内核
7.6.1 功能描述
7.6.2 在SOPC Builder中实例化DMA内核
7.6.3 软件编程
第8章 Nios Ⅱ系统高级开发技术
8.1 用户定制指令
8.1.1 定制指令综述
8.1.2 定制指令体系结构的类型
8.1.3 软件接口
8.1.4 实现Nios Ⅱ定制指令
8.2 用户定制外设
8.2.1 元件开发流程
8.2.2 硬件设计
8.2.3 软件设计
8.2.4 验证元件
8.2.5 设计实例：脉宽调制器从外设
8.2.6 共享元件
8.3 C2H编译器的使用
8.3.1 C2H概念
8.3.2 适合硬件加速的C代码
8.3.3 C2H编译器设计流程
附录A 电子钟C语言的源程序和头文件
附录B GX-SOC／SOPC专业级创新开发实验平台硬件介绍
附录C SOPC实验
参考文献
内容摘要
本书系统地介绍了基于FPGA的SOPC的软硬件开发技术，以一个简单的设计实例为主线介绍软硬件的开发流程、开发工具的使用及开发的思想，使读者对SOPC技术有一个基本的了解。将NiosⅡ体系结构、Avalon总线规范、
NiosⅡ处理器常用外部设备的更多底层细节提供给读者，使读者获得进行高级开发的能力，如第8章介绍的定制指令、定制外设开发和C2H编译器的使用。另外还介绍了使用MATLAB和DSPBuilder进行基于FPGA的DSP开发技术，并提供了一些典型的实验。
本书可作为高等院校电子信息类各专业本科生、研究生的教材，也可以作为相关工程技术人员的参考书。
相关推荐
— 没有更多了 —
以下为对购买帮助不大的评价