微处理器设计：架构、电路及实现

图书标准信息

• 作者 虞志益、曾晓洋、魏少军 著
• 出版社 科学出版社
• 出版时间 2019-08
• 版次 1
• ISBN 9787508856223
• 定价 98.00元
• 装帧 精装
• 开本 16开
• 页数 224页

【内容简介】

《微处理器设计：架构、电路及实现》介绍并分析微处理器的系统架构、电路设计、物理实现等各方面的关键技术，兼具广度和深度，实现微处理器设计所需知识的纵向整合和融会贯通。《微处理器设计：架构、电路及实现》既包含微处理器设计的基本知识，如发展简史、基本组成及工作机理、指令集、流水线、超标量、层次型存储结构与基本存储单元的实现、设计验证及可测性设计，又深入介绍若干前沿研究和发展方向，如多核处理器、新型存储、计算与存储的结合、领域专用处理器、3D处理器，最后介绍若干国内外重要的处理器。

【目录】

目录
序
前言
第1章 微处理器设计概论 1
1.1 微处理器发展简史 2
1.1.1 集成电路制造、设计、软件等技术合力推动微处理器的发展 2
1.1.2 微处理器的参数指标及应用领域的巨大变化 12
1.1.3 若干微处理器发展的例子 17
1.1.4 集成电路制造及微处理器设计面临的挑战和机遇 19
1.2 微处理器的基本组成及工作机理 20
1.2.1 微处理器的基本组成 20
1.2.2 微处理器的工作步骤 22
1.2.3 顺序串行执行的指令集结构和乱序并行执行的微结构 23
1.3 微处理器若干关键技术概述 24
1.3.1 指令集 24
1.3.2 流水线 26
1.3.3 指令集并行及超标量处理器 30
1.4 本章小结 32
参考文献 33
第2章 微处理器的存储架构及电路 35
2.1 存储的层次化结构及缓存 35
2.1.1 存储的层次化结构概述 35
2.1.2 存储访问的局部性 36
2.1.3 缓存 37
2.1.4 虚拟存储 40
2.2 存储的电路实现 42
2.2.1 缓存实现电路——SRAM 42
2.2.2 寄存器堆实现电路——多端口SRAM 45
2.2.3 内存实现电路——DRAM 48
2.2.4 非易失存储——机械硬盘及闪存固态硬盘 51
2.3 新型非易失存储 53
2.3.1 阻变存储器 53
2.3.2 磁存储器 55
2.3.3 相变存储器 56
2.4 存储与计算的融合——计算型存储 57
2.4.1 计算型存储研究产生的背景 57
2.4.2 基于DRAM的计算型存储研究 58
2.4.3 基于SRAM的计算型存储研究 59
2.4.4 非易失存储与计算的结合 60
2.5 本章小结 62
参考文献 63
第3章 多核及众核处理器 66
3.1 多核处理器的缘起 67
3.1.1 单核处理器面临的挑战 67
3.1.2 应对方案——多核及众核处理器 70
3.2 若干研究历史及成果 71
3.2.1 起步：20世纪七八十年代的研究 71
3.2.2 兴起：2000年后的多核处理器研究 72
3.2.3 成熟：20核左右通用多核处理器 74
3.3 多核处理器的核间通信方式 76
3.3.1 共享存储及消息传递核间通信方式 76
3.3.2 共享存储多核处理器的缓存一致性 77
3.3.3 共享存储和消息传递混合型核间通信方式研究 80
3.4 片上互连网络 82
3.4.1 互连拓扑结构及路由 82
3.4.2 交换电路：包交换及电路交换 84
3.4.3 包交换和电路交换混合型片上网络研究 87
3.5 面向多核及众核的时钟设计 92
3.5.1 同步时钟的设计 92
3.5.2 同频异相时钟多核处理器 93
3.5.3 全局异步局部同步多核处理器 94
3.6 电压频率可调的低功耗多核处理器设计 100
3.6.1 基于动态电压及阈值电压控制的低功耗处理器设计 100
3.6.2 基于动态电压频率控制的低功耗多核处理器举例 102
3.7 本章小结 104
参考文献 105
第4章 微处理器扩展——领域专用的“CPU+”系统 108
4.1 微处理器的扩展方式 109
4.1.1 ASIP 109
4.1.2 Big.Little架构 110
4.1.3 CPU+GPU 113
4.1.4 CPU+FPGA 114
4.1.5 CPU+ASIC 115
4.2 异构系统的互连 115
4.2.1 CCIX互连标准 116
4.2.2 OpenCAPI互连 117
4.2.3 NVLink 118
4.3 异构系统的编程 119
4.3.1 CUDA架构及编程 119
4.3.2 OPENCL编程 120
4.3.3 OpenACC编程 121
4.3.4 HSA编程中间语言标准 122
4.3.5 高级综合语言 122
4.4 领域专用异构多核系统举例 124
4.4.1 面向通信和多媒体的24核处理器 124
4.4.2 面向通信、多媒体、大数据、信息安全的64核处理器 128
4.4.3 面向人工智能的异构多核处理器 134
4.5 本章小结 136
参考文献 137
第5章 3D处理器 139
5.1 3D封装技术及其应用 140
5.1.1 3D封装技术介绍 140
5.1.2 3D封装技术在存储器中的应用 142
5.1.3 3D封装技术在处理器中的应用 144
5.1.4 基于3D封装技术的计算型存储研究 145
5.1.5 3D封装技术在片上网络中的应用 146
5.2 2.5D封装技术及其应用 147
5.2.1 2.5D封装技术介绍 147
5.2.2 2.5DI/O电路的进展 148
5.2.3 2.5D系统芯片的进展 148
5.3 2.5D/3D封装技术的定性及定量特征 149
5.4 2.5D处理器设计举例 150
5.4.1 2.5D系统片间互连及核间通信 152
5.4.2 2.5D处理器的存储系统 154
5.4.3 2.5D多核处理器的芯片实现与系统集成 155
5.5 本章小结 158
参考文献 158
第6章 微处理器设计流程、设计验证及可测性设计 160
6.1 微处理器设计流程概述 160
6.1.1 工艺的选择及影响 162
6.1.2 Verilog语言 165
6.2 微处理器设计验证 167
6.2.1 集成电路验证方法概述 167
6.2.2 微处理器设计验证概述 169
6.2.3 有针对性的测试程序自动生成技术 170
6.3 微处理器可测性设计 172
6.3.1 可测性设计简介 172
6.3.2 基于JTAG的可测性设计 173
6.4 本章小结 176
参考文献 176
第7章 国内外典型处理器介绍 177
7.1 Intel处理器 177
7.1.1 Intel处理器的演进 177
7.1.2 Intelx 86指令集 183
7.1.3 Intel的专利 187
7.2 AMD处理器 190
7.2.1 3DNow!浮点SIMD指令集 191
7.2.2 x86-64位处理器 192
7.2.3 融合CPU和GPU的处理器(Fusion APU) 193
7.2.4 AMDZen处理器 193
7.3 ARM处理器 194
7.3.1 ARM7处理器 195
7.3.2 Cortex-M处理器 196
7.3.3 Cortex-A处理器 197
7.4 申威处理器 197
7.4.1 申威64指令系统 197
7.4.2 申威处理器核心 198
7.4.3 申威处理器产品 199
7.5 中天微CK-CPU 202
7.6 本章小结 204
参考文献 205