计算机组成

图书标准信息

• 作者 CarlHamacher
• 出版社 机械工业出版社
• 出版时间 2002-06
• 版次 1
• ISBN 9787111103462
• 定价 48.00元
• 装帧 平装
• 开本 其他
• 纸张 胶版纸
• 页数 805页

【内容简介】

《计算机组成(第5版)(英文版)》是原版国外教材的引进版本，以原汁原味的英文阐述了计算机系统的组织与结构。该教材已被全世界几百所高校使用，同样适合我国大学计算机专业学生和其它具有较高英文水平的专业人员学习借鉴。

【目录】

PrefaceChapter I BASIC STRUCTURE OF1.1 ComputerTypes1.2 Functional Units1.2.1 Input Unit1.2.2 Memory Unit1.2.3 Arithmetic and Logic Unit1.2.4 Output Unit1.2.5 Control Unit1.3 Basic Operational Concepts1.4 Bus Structures1.5 Software1.6 Performance1.6.1 Processor Clock1.6.2 Basic Performance Equation1.6.3 Pipelining and Superscalar Operation1.6.4 Clock Rate1.6.5 Instruction Set CISC and RISC1.6.6 Compiler1.6.7 Performance Measurement1.7 Multiprocessors and Multicomputers1.8 Historical1.8.1 The First Generation1.8.2 The Second Generation1.8.3 The Third Generation1.8.4 The Fourth Generation1.8.5 Beyond the Fourth Generation1.8.6 Evolution of Performance1.9 Concluding RemarksProblemsReferencesChapter 2 MACHINE INSTRUCTIONS AND2.1 Numbers，Arithmetic Operations，and Characters 2.1.1 Number Representation2.1.2 Addition of Positive Numbers2.1.3 Addition and Subtraction of Signed Numbers2.1.4 Overflow in Integer Arithmetic2.1.5 Characters2.2 Memory Locations and Addresses2.2.1 Byte2.2.2 Big-endian and Little-endian Assignments2.2.3 Word Alignment2.2.4 Accssing Numbers Character Strings2.3 Memory Operations2.4 Instructions and Instruction Sequencing2.4.1 Register Transfer Notation2.4.2 Assembly Language Notation2.4.3 Basic Instruction Types2.4.4 lnstruction Execution and Straight-Line Sequencing2.4.5 Branching2.4.6 Condition Codes2.4.7 Generating Memory Addresses2.5 Addressing Modes2.5.1 Implementation of Variables and Constants2.5.2 Indirection and Pointers2.5.3 Indexing and Arrays2.5.4 Relalive Addressing2.5.5 Additional Modes2.6 Assembly Language2.6.1 Assembler Directives2.6.2 Assembly and Execution of Programs2.6.3 Number Notation2.7 Basic Input/Output Operations2.8 Stacks and Queues2.9 Subroutines2.9.1 Subroutine Nesting and the Processor Stack2.9.2 Parameter Passing2.9.3 The Stack Frame2.10 Additional Instructions2.10.1 Logic Instructions2.10.2 Shift and Rotate Instructions2.10.3 Multiplication and Division2.11 Example Programs2.11.1 Vector Dot Product Program2.11.2 Byte-Sorting Program2.11.3 Linked Lists2.12 Encoding of Machine Instructions2.13 Concluding RemarksProblemsChapter 3 ARM MOTOROLA，AND INTEL INSTRUCTIONSETSPart I TheARM Example3.1 Registers，Memory Access，and Data Transfer3.1.1 Register Structure3.1.2 Memory Access lnstructions and Addressing Modes3.1.3 Register Move Instructions3.2 Arithetic and Logic Instructions3.2.1 Arithmetic Instructions3.2.2 Logic Instructions3.3 Branch Instructions3.3.1 Setting Condition Codes3.3.2 A Loop Program for Adding Numbers3.4 Assembly Language3.4.1 Pseudo-Instructions3.5 I/O Operations3.6 Subroutines3.7 Program Examples3.7.1 Vector Dot Product Program3.7.2 Byte-Sorting Program3.7.3 Linked-List Insertion and Deletion SubroutinesPartII The 68000 Example3.8 Registers and Addressing3.8.1 The 68000 Register Structure3.8.2 Addressing3.9 Instructions3.10 Assembly Language3.11 Program Flow Control3.11.1 Condition Code Flags3.11.2 Branch Instructions3.12 I/O Operations3.13 Stacks and Subroutines3.14 Logic Instructions3.15 Program Examples3.15.1 Vector Dot Product Program3.15.2 Byte-Sorting Program3.15.3 Linked-List Insertion and Deletion SubroutinesPartIII The IA-32 Pentium Example3.16 Registen and Addressing3.16.1 IA-32 Register Structure3.16.2 IA-32 Addressing Modes3.17 IA-32 Instructions3.17.1 Machine Instruction Format3.18 IA-32 Assembly Language3.19 Program Flow Control3.19.1 Conditional Jumps and Condition Code Flags3.19.2 Unconditional Jump3.20 Logic and Shift/Rotate Instructions3.20.1 Logic Operations3.20.2 Shift and Rotate Operalions3.21 I/O Operations3.21.1 Memory-MappedI/O3.21.2 Isolated I/O3.21.3 BlockTransfers3.22 Subroutines3.23 Other instructions3.23.1 Multiply and Divide Instructions3.23.2 Multimedia Extension (MMX) Instructions3.23.3 Vector(SIMD) Instructions3.24 Program Examples3.24.1 Vector Dot Product Rogram3.24.2 Byte-Sorting Program3.24.3 Linked-List Insertion and Deletion Subroutines3.25 Concluding RemarksProblemsReferencesChapter 4 INPUT4.1 Accessing I/O Devices4.2 Interrupts4.2.1 Interrupt Hardware4.2.2 Enabling and Disabling Interrupts4.2.3 Handling Multiple Devices4.2.4 Controlling Device Reqaests4.2.5 Exceptions4.2.6 Use of Interrupts in Operaling Systems4.3 Processor Examples4.3.1 ARM Interrupt Structure4.3.2 68000 Interrupt Structure4.3.3 Pentium Interrupt Structure4.4 Direct Memory Access4.4.1 Bus Arbitration4.5 Buses4.5.1 Synchronous Bus4.5.2 Asynchronous Bus4.5.3 Discussion4.6 Interface Circuits4.6.1 Parallel Port4.6.2 Serial Port4.7 Standard I/O Interfaces4.7.1 Peripheral Component Interconnect (PCD) Bus4.7.2 SCSI Bus4.7.3 Universal Serial Bus (USB)4.8 Concluding RemarksProblemsReferencesChapler 5 THE MEMORYSYSTEM5.1 Some Basic Concepts5.2 Semiconductor RAM Memories5.2.1 Internal Organization of Memory Chips5.2.2 Static Memories5.2.3 Asynchronous Drams5.2.4 Synchronous DRAMs5.2.5 Structure of Larger Memones5.2.6 Memory System Considerations5.2.7 Rambus Memory5.3 Read-Only Memories5.3.1 ROM5.3.2 PROM5.3.3 EPROM5.3.4 EEPROM5.3.5 Flash Memory5.4 Speed，Size.and Cost5.5 Cache Memories5.5.1 Mapping Functions5.5.2 Replacement Algorithms5.5.3 Example of Mapping Techniques5.5.4 Examples of Caches in Commercial Processors5.6 Performance Considerations5.6.1 Interleaving5.6.2 Hit Rate and Miss Penalty5.6.3 Caches on the Processor Chip5.6.4 Other Enhancements5.7 Virual Memories5.7.1 Address Translation5.8 Memory Management Requilements5.9 Secondary Storage5.9.1 Magnetic Hard Disks5.9.2 Optical Disks5.9.3 Magnetic Tape Systems5.10 Concluding Remarks ProblemsReferencesChapter 6 ARITHMETIC6.1 Addition and Subtraction of Signed Numbers6.1 .1 Addition/Subtraction Logic Unit6.2 Design of Fast Adders6.2.1 Carry-Lookahead Addition6.3 Multiplicalion of Positive Numbers6.4 Signed-Opeand Multiplication6.4.1 Booth Algorithm6.5 Fast Multiplication6.5.1 Bit-Palr Recoding of Multipliers6.5.2 Carry-Save Addition of Summands6.6 Integer Division6.7 Floating-Point Numbers and Opeations6.7.1 IEEE Standard for Floating-Point Numbers6.7.2 Arithmetic Opeations on Floating-Point Numbers6.7.3 Guard Bits and Truncation6.7.4 Implementing Roating-Point Operations6.8 Coocluding RemarksProblemsReferencesChapter 7 BASIC PROCESSING UNIT7.1 Some Fundamental Concepts7.1.1 Register Transfers7.1.2 Performing an Arithmetic or Logic Operatian7.1.3 Fetching a Word from Memory7.1.4 Storing a Word in Memory7.2 Execution of a Complete Instruction7.2.1 Branch Instructions7.3 Multiple-Bus Organization7.4 Hardwired Control7.4.1 A Complete Processor7.5 Microprogrammed Control7.5.1 Microinstructions7.5.2 Microprogram Sequencing7.5.3 Wide-Branch Addressing7.5.4 Microinstructions with Next-Address Field7.5.5 Prefetching Microinstructions7.5.6 Emulation7.6 Concluding RemarksProblemsChaprer 8 PIPELINNG8.1 Basic Concepts8.1.1 Role of Cache Memory8.1.2 Pipeline Performance8.2 Data Hazards8.2.1 Operand Forwarding8.2.2 Handling Data Hazards in Software8.2.3 Side Effects8.3 1nstruction Hazards8.3.1 Unconditional Branches8.3.2 Condilional Branches and Branch Prediction8.4 Influence on Instruction Sets8.4.1 Addressing Modes8.4.2 Condition Codes8.5 Datapath and Control Considerations8.6 Superscalar Operation8.6.1 Out-of-Order Execution8.6.2 Execution Completion8.6.3 Dispatch Operation8.7 UItraSPARC II EXAMPLE8.7.1 SPARC Architecture8.7.2 UltraSPAXC II8.7.3 Pipeline Structure8.8 Performance Considerations8.8.1 Effect of Instruction Hazards8.8.2 Number of Pipeline Stages8.9 Concluding RemarksProblemsReferenceChapter 9 EMBEDDED SYSTEMS9.1 Examples of Embedded Systems9.1.1 Microwave Oven9.1.2 Digital Camera9.1.3 Home Telemetry9.2 Processor Chips for Embedded Applications9.3 A Simple Microcontroller9.3.1 Parallel I/O Ports9.3.2 Serial I/O Interface9.3.3 Counter/Timer9.3.4 Interrupt Control Mechanism9.4 Programming Considerations9.4.1 Polling Approach9.4.2 Interrupt Approach9.5 I/O Device Timing Constraints9.5.1 C Program for Transfer via a Circular Buffer9.5.2 Assembly Language Program for Transfer via a Circular Buffer9.6 Reaction Timer-An Example9.6.1 C Program for the Reaction Timer9.6.2 Assembly Language Program for the Reaction Timer9.6.3 Final Comments9.7 Embedded Processor Families9.7.1 Microcontrollers Based on the Intel 80519.7.2 Motorola Microcontrollers9.7.3 ARM Microcontrollers9.8 DesignIssues9.9 System-on-a-Chip9.9.1 FPGA Implementation9.10 Concluding RemarksProblemsReferencesChaprer 10 COMPUTER PERIPHERALS10.1 Input Devices10.1.1 Keyboard10.1.2 Mouse10.1.3 Trackball，Joystick，and Touchpad10.1.4 Scanners10.2 Output Devices10.2.1 Video Displays10.2.2 Flat-Panel Displays10.2.3 Printers10.2.4 Graphics Accelerators10.3 Serial Communication Links10.3.1 Asynchronous Transmission10.3.2 Synchronous Transmission10.3.3 Standard Communications Interfaces10.4 Concluding RemarksProblemsChapter 11 PROCESSORFAMILIES11.1 The ARM Family11.1.1 The Thumb lustruction Set11.1.2 Processor and CPU Cores11.2 The Motorola 680XO and CoIdFire Families11.2.1 68020 Processor11.2.2 Enhancements in 68030 and 6804O Processors11.2.3 68060 Processor11.2.4 The ColdFire Family11.3 The Intel IA-32 Family11.3.1 IA-32 Memory Segmentation11.3.2 Sixteen-BitMode11.3.3 80386and 80486 Processors11.3.4 Pentium Processor11.3.5 Pentium Pro Processor11.3.6 Pentium II and III Processors11.3.7 Pentium4Processor11.3.8 Advanced Micro Devices IA-32 Processors11.4 The PowerPC Family11.4.1 RegisterSet11.4.2 Memory Addressing Modes11.4.3 Instructions11.4.4 PowerPC Processon11.5 The Sun Microsystems SPARC Family11.6 The Compaq Alpha Family11.6.1 Instruction and Addressing Mode Formats11.6.2 Alpha 21064 Processor11.6.3 Alpha 21164 Processor11.6.4 Alpha 21264 Processor11.7 The Intel IA-64 Family11.7.1 InastructionBundles11.7.2 Conditional Execution11.7.3 Speculalive Loads11.7.4 Registers and the Register Stack11.7.5 ItaniumProcessor11.8 A Stack Processor11.8.1 Stack Structure11.8.2 Stack Instructions11.8.3 Hardware Registers in the Stack11.9 Concluding RemarksProblemsReferencesChapter 12 LARGE COMPUTER SYSTEMS12.1 Forms of Parallel Processing12.1.1 Classification of Parallel Structures12.2 Array12.3 The Structure of General-Purpose Multiprocessors12.4 Bltaeomection Newolb12.4.1 SingleBus12.4.2 Crossbar Networks12.4.3 Multistage Networks12.4.4 Hypercube Networks12.4.5 MeshNetworks12.4.6 TreeNetworks12.4.7 RingNetworks12.4.8 Practical12.4.9 Mixed Topology Networks12.4.10 Symmetric Multiprocessorsl2.5 Memory Organization in Multiprocessors12.6 Program Parallelism and Shared Variables12.6.1 Accessing Shared Variables12.6.2 Cache Cnherence12.6.3 Need for Locking and Cache Coherence12.7 Multicomputers12.7.1 Local Area Networks12.7.2 Ethernet (CSMA/CD) Bus12.7.3 TokenRing12.7.4 Network of Workstations12.8 Programmer’s View of Shared Memory and Message Passing12.8.1 SharedMemoryCase12.8.2 Message-Passing Case12.9 Performance Considerations12.9.1 Amdahl’s Law12.9.2 Performance Indicators12.10 Concluding RemarksProblemsReferencesAPPENDIX A: LOGIC CIRCUITSA.1 Basic Logic FunctionsA.1.1 EIectronic Logic GatesA.2 Synthesis ofLogic FunctionsA.3 Minimization of Logic ExpressionsA.3.1 Minimization Using Karnaugh MapsA.3.2 Don't-Cale ConditionsA.4 Synthesis with NAND and NOR GatesA.5 Practical Implementation of Logic GatesA.5.1 CMOS CircuitsA.5.2 Propagation DelayA.5.3 Fan-In and Fan-Out ConstraintsA.5.4 Tri-state BuffersA.5.5 Integrated Circuit PackagesA.6 Flip-FlopsA.6.1 Gated LatchesA.6.2 Master-Slave Flip-FlopA.6.3 Edge TriggeringA.6.4 T Flip-FlopA.6.5 JK Flip-FlopA.6.6 Flip-Flops with Reset and ClearA.7 Registers and Shift RegistersA.8 CountersA.9 DecodersA.10 MultiplexersA.11 Programmable Logic Devices pLDs)A.11.1 Progammable Logic Array(PLA)A.11.2 Programmable Array Logic(PAI.)A.11.3 Complex Programmable Logic Devices(CPLDs)A.12 Field-Programmable Gate ArraysA.13 Seqnential CircuitsA.13.1 An Example of an Up/Down CounterA.13.2 Timing DiagramsA.13.3 The Finite State Machine ModelA.13.4 Synthesis of Finite State MachinesA.14 Concluding RemarksProblemsReferencesAPPENDIX B:ARM INSTRUCTION SETB.1 Instruction EncodingB.1.1 Arithmetic and Logic InstructionsB.1.2 Memary Load and Store InstructionsB.1.3 Block Load and Store InstructionsB.1.4 Branch and Branch with Link InstructionsB.1.5 Machine Control InstructionsB.2 Other ARM InstructionsB.2.1 Coprocessor InstructionsB.2.2 Versions v4 and v5 InstructionsB.3 Programming ExperimentsAPPENDIX C:MOTOROLA 68000 INSTRUCTION SETAPPENDIX D: INTELIA-32 INSTRUCTION SETD.1 Instruction EncodingD.1.1 Addressing ModesD.2 Basic InstructionsD.2.1 Conditional Jump InstructionsD.2.2 Unconditional Jump InstructionsD.3 PrefixBytesD.4 Other InsutructionsD.4.1 String InstructionsD.4.2 Floating-Point.MMX，and SSE InstructionsD.5 Sixteen-Bit OperationD.6 Programming Experiments APPENDIX E:CHARACTER CODES AND NUMBER CONVERSIONE.1 Character，CodesE.2 Decimal-to-Binary ConversionINDEX