开源RISC-V处理器架构分析与验证

图书标准信息

• 作者 吴庆波、张凡、张留洋、吴喜广
• 出版社 清华大学出版社
• 出版时间 2024-01
• 版次 1
• ISBN 9787302626497
• 定价 79.00元
• 装帧 平装
• 开本 16开
• 页数 288页
• 字数 330千字

【内容简介】

本书从处理器指令集架构入手，介绍了ricv指令集架构，在此基础上对处理器微架构进行阐述，同时，以ariane核为例详述微架构中指令提取、指令译码、指令发、指令执行和指令提交，以及存储管理、中断和异常处理。除ricv核之外，本书还涉及处理器验证，其中包括uvm、ricv验证框架的搭建、指令发生器和模拟器。本书适合作为大专院校学ricv指令集微架构以及芯片验证的入门教材，也可供ricv处理器设计与验证相关工程技术人员或研究人员参。

【目录】

部分处理器指令集架构

章risc-v指令集架构浅析003

1.1指令集架构003

1.1.1复杂指令集计算机与精简指令集计算机003

1.1.2经典指令集005

1.1.3risc-v009

1.2risc-v指令集简介010

1.3risc-v基础指令集011

1.3.1算术与逻辑作指令013

1.3.2控制转移指令017

1.3.3内存访问指令019

1.3.4控制和指令021

1.4risc-v扩展指令集023

1.4.1rv32m整数乘除法指令023

1.4.2rv32a原子指令024

1.4.3rv32c压缩指令027

1.4.4rv32f单精度浮点指令034

1.4.5rv32d双精度浮点指令039

1.5risc-v 64位基础指令044

1.6risc-v指令046

1.7本章小结047

第二部分处理器微架构

第2章微架构顶层分析051

2.1流水线051

2.1.1risc-v指令集052

2.1.2流水化实现053

2.1.3流水线能055

2.1.4流水线冒险058

2.1.5分支预测063

2.1.6标量流水线局限063

2.2ariane微架构064

2.2.1ariane简介064

2.2.2顶层接065

2.2.3流水线架构068

2.2.4数据流071

2.2.5模块层次072

2.3本章小结074

第3章指令提取075

3.1指令提取概述075

3.2分支预测算法076

3.2.12位饱和器077

3.2.2两级分支预测器078

3.2.3gshare分支预测器079

3.2.4分支目标缓冲器080

3.2.5返回地址堆栈080

3.3指令提取单元设计081

3.3.1整体设计081

3.3.2指令重对齐085

3.3.3分支检测087

3.3.4分支预测088

3.3.5指令队列089

3.3.6取指地址091

3.4本章小结091

第4章指令译码092

4.1指令译码概述092

4.1.1压缩指令093

4.1.2译码异常094

4.2指令译码单元设计095

4.2.1整体设计095

4.2.2压缩指令解码098

4.2.3标准指令译码100

4.3本章小结102

第5章指令发103

5.1单发和多发103

5.2顺序发和乱序发104

5.3指令动态调度105

5.4指令发单元设计108

5.4.1整体设计108

5.4.2scoreboard模块实现113

5.4.3issue_read_operands模块实现116

5.5本章小结116

第6章指令执行117

6.1指令执行概述117

6.2指令执行单元设计119

6.2.1整体设计119

6.2.2lsu模块设计123

6.2.3flu模块设计126

6.2.4fpu模块设计131

6.3本章小结137

第7章指令提交138

7.1指令提交概述138

7.2指令提交单元设计139

7.2.1整体设计140

7.2.2mit_stage模块实现142

7.2.3controller模块实现146

7.3本章小结148

第8章存储管理149

8.1缓存149

8.1.1缓存组织结构150

8.1.2缓存写入策略152

8.1.3缓存替换算法153

8.1.4缓存优化155

8.2缓存设计156

8.2.1整体设计156

8.2.2指令缓存模块设计158

8.2.3数据缓存模块设计160

8.3存储管理部件166

8.3.1虚拟内存167

8.3.2地址转换170

8.4存储管理部件设计176

8.5本章小结179

第9章中断和异常180

9.1中断和异常概述181

9.2异常处理机制183

9.2.1异常处理过程183

9.2.2寄存器说明184

9.3中断控制台189

9.3.1中断源190

9.3.2中断目标192

9.3.3中断处理流程192

9.4中断和异常设计实例193

9.4.1异常产生和处理193

9.4.2plic模块195

9.4.3clint模块199

9.5本章小结200

第三部分处理器验证

0章uvm简介20310.1uvm概述203

10.1.1验证方法学概述204

10.1.2验证方法学的发展史205

10.2uvm基本概念206

10.2.1uvm类的说明207

10.2.2uvm树形结构209

10.2.3uvm运行机制210

10.3uvm组件介绍219

10.3.1uvm_test219

10.3.2uvm_env221

10.3.3uvm_agent222

10.3.4uvm_driver224

10.3.5uvm_monitor225

10.3.6uvm_scoreboard225

10.3.7uvm_sequence和uvm_sequencer225

10.3.8reference model228

10.3.9tb_interface228

10.4本章小结229

1章risc-v验证框架230

11.1通用验证框架230

11.1.1验证测试点232

11.1.2验证层次233

11.1.3验证透明度236

11.1.4验证激励约束240

11.1.5验证检测机制244

11.1.6验证集成环境246

11.2risc-v验证特点249

11.2.1指令发包器249

11.2.2指令集模拟器准确251

11.2.3覆盖率模型完备252

11.3本章小结253

2章risc-v指令发生器254

12.1riscv-dv概述254

12.1.1特简介254

12.1.2验证流程255

12.1.3测试用例集256

12.2riscv-dv使用方法256

12.2.1257

12.2.2运行指令发生器258

12.2.3命令说明259

12.2.4yaml配置261

12.3riscv-dv结构分析264

12.3.1激励xaction264

12.3.2generator267

12.3.3测试用例269

12.3.4扩展说明270

12.4本章小结271

3章risc-v指令集模拟器272

13.1risc-v指令集模拟器概述272

13.2spike概述273

13.2.1特简介273

13.2.2软件栈分析274

13.3spike使用方法275

13.3.1275

13.3.2命令解析275

13.3.3运行示例277

13.3.4log文件分析277

13.3.5运行linux278

13.4spike源代码分析279

13.4.1代码结构279

13.4.2静态结构281

13.4.3启动流程282

13.5spike扩展284

13.5.1定制log284

13.5.2扩展指令286

13.5.3扩展外设286

13.6本章小结288