三维电子封装的硅通孔技术

图书标准信息

• 作者 [美]刘汉诚 著
• 出版社 化学工业出版社
• 出版时间 2014-07
• 版次 1
• ISBN 9787122198976
• 定价 148.00元
• 装帧 平装
• 开本 32开
• 纸张 胶版纸
• 页数 390页
• 字数 533千字
• 丛书 电子封装技术丛书

【内容简介】

本书系统讨论了用于电子、光电子和微机电系统（MEMS）器件的三维集成硅通孔（TSV）技术的最新进展和可能的演变趋势，详尽讨论了三维集成关键技术中存在的主要工艺问题和潜在解决方案。首先介绍了半导体工业中的纳米技术和三维集成技术的起源和演变历史，然后重点讨论TSV制程技术、晶圆减薄与薄晶圆在封装组装过程中的拿持技术、三维堆叠的微凸点制作与组装技术、芯片与芯片键合技术、芯片与晶圆键合技术、晶圆与晶圆键合技术、三维器件集成的热管理技术以及三维集成中的可靠性问题等，最后讨论了具备量产潜力的三维封装技术以及TSV技术的未来发展趋势。
本书适合从事电子、光电子、MEMS等器件三维集成的工程师、科研人员和技术管理人员阅读，也可以作为相关专业大学高年级本科生和研究生教材和参考书。

【作者简介】

JohnH.Lau（刘汉诚）博士，于2010年1月当选台湾工业技术研究院院士。之前，刘博士曾作为访问教授在香港科技大学工作1年，作为新加坡微电子研究所（IME）所属微系统、模组与元器件实验室主任工作2年，作为资深科学家在位于加利福尼亚的HPL、安捷伦公司工作超过25年。 

刘汉诚博士是电子器件、光电子器件、发光二极管（LED）和微机电系统（MEMS）等领域著名专家，多年从事器件、基板、封装和PCB板的设计、分析、材料表征、工艺制造、品质与可靠性测试以及热管理等方面工作，尤其专注于表面贴装技术（SMT）、晶圆级倒装芯片封装技术、硅通孔（TSV）技术、三维（3D）IC集成技术以及SiP封装技术。 

在超过36年的研究、研发与制造业经历中，刘汉诚博士发表了310多篇技术论文，编写和出版书籍120多章，申请和授权专利30多项，并在世界范围内做了270多场学术报告。独自或与他人合作编写和出版了17部关于TSV、3DMEMS封装、3DIC集成可靠性、先进封装技术、BGA封装、芯片尺寸封装（CSP）、载带键合（TAB）、晶圆级倒装芯片封装（WLP）、高密度互连、板上芯片（COB）、SMT、无铅焊料、钎焊与可靠性等方面的教材。 

刘汉诚博士在伊利诺伊大学（香槟校区）获得理论与应用力学博士学位，在不列颠哥伦比亚大学获得第一个硕士学位（结构工程），在威斯康辛大学（麦迪逊）获得第二个硕士学位（工程物理），在费尔莱迪金森大学获得第三个硕士学位（管理科学），在国立台湾大学获得土木工程专业学士学位。 

刘汉诚博士曾担任多家学术期刊编委。这些期刊包括美国机械工程师协会（ASME）会刊JournalofElectronicPackaging；美国电气电子工程师协会（IEEE）会刊Components,Packaging,andManufacturingTechnology；CircuitWorld;SolderingandSurfaceMountTechnology等。1990年至1995年，担任IEEE电子元件与技术会议（ECTC）主席和技术委员会主席；1987年至1992年，担任InternationalElectronicManufacturingTechnologySymposium会议主席和技术委员会主席；1987年至2002年，为ASME冬季年会SolderMechanicsSymposium会议组织者；为ASMEIMECE20103DICIntegrationSymposium会议组织者；1995年至2006年，担任IEEEECTC会议论文集出版主席。刘汉诚博士曾服务于IEEE元件封裝与制造技术（CPMT）理事会，并在过去的11年里每年都是理事会最杰出的讲师之一。 

刘汉诚博士获得ASME、IEEE、美国制造工程师协会（SME）等协会颁发的多个奖项。 

刘汉诚博士为ASME会士和IEEE会士（1994）。

【目录】

第1章半导体工业中的纳米技术和3D集成技术1
1.1引言1
1.2纳米技术1
1.2.1纳米技术的起源1
1.2.2纳米技术的重要里程碑1
1.2.3石墨烯与电子工业3
1.2.4纳米技术展望3
1.2.5摩尔定律：电子工业中的纳米技术4
1.33D集成技术5
1.3.1TSV技术5
1.3.23D集成技术的起源7
1.43DSi集成技术展望与挑战8
1.4.13DSi集成技术8
1.4.23DSi集成键合组装技术9
1.4.33DSi集成技术面临的挑战9
1.4.43DSi集成技术展望9
1.53DIC集成技术的潜在应用与挑战10
1.5.13DIC集成技术的定义10
1.5.2移动电子产品的未来需求10
1.5.3带宽和宽I/O的定义11
1.5.4存储带宽11
1.5.5存储芯片堆叠12
1.5.6宽I/O存储器13
1.5.7宽I/O动态随机存储器（DRAM）13
1.5.8宽I/O接口17
1.5.92.5D与3DIC集成（无源与有源转接板）技术17
1.62.5DIC集成（转接板）技术的最新进展18
1.6.1用作中间基板的转接板18
1.6.2用于释放应力的转接板20
1.6.3用作载板的转接板22
1.6.4用于热管理的转接板23
1.73DIC集成无源TSV转接板技术的新趋势23
1.7.1双面贴装空腔式转接板技术24
1.7.2有机基板开孔式转接板技术25
1.7.3设计举例25
1.7.4带散热块的有机基板开孔式转接板技术27
1.7.5超低成本转接板27
1.7.6用于热管理的转接板技术28
1.7.7用于LED和SiP封装的带埋入式微流体通道的转接板技术29
1.8埋入式3DIC集成技术32
1.8.1带应力释放间隙的半埋入式转接板33
1.8.2用于光电子互连的埋入式3D混合IC集成技术33
1.9总结与建议34
1.10参考文献35
第2章TSV技术39
2.1引言39
2.2TSV的发明39
2.3采用TSV技术的量产产品40
2.4TSV孔的制作41
2.4.1DRIE与激光打孔41
2.4.2制作锥形孔的DRIE工艺44
2.4.3制作直孔的DRIE工艺46
2.5绝缘层制作56
2.5.1热氧化法制作锥形孔绝缘层56
2.5.2PECVD法制作锥形孔绝缘层58
2.5.3PECVD法制作直孔绝缘层的实验设计58
2.5.4实验设计结果60
2.5.5总结与建议61
2.6阻挡层与种子层制作62
2.6.1锥形TSV孔的Ti阻挡层与Cu种子层63
2.6.2直TSV孔的Ta阻挡层与Cu种子层64
2.6.3直TSV孔的Ta阻挡层沉积实验与结果65
2.6.4直TSV孔的Cu种子层沉积实验与结果67
2.6.5总结与建议67
2.7TSV电镀Cu填充69
2.7.1电镀Cu填充锥形TSV孔69
2.7.2电镀Cu填充直TSV孔70
2.7.3直TSV盲孔的漏电测试72
2.7.4总结与建议73
2.8残留电镀Cu的化学机械抛光（CMP）73
2.8.1锥形TSV的化学机械抛光73
2.8.2直TSV的化学机械抛光74
2.8.3总结与建议82
2.9TSVCu外露83
2.9.1CMP湿法工艺83
2.9.2干法刻蚀工艺86
2.9.3总结与建议89
2.10FEOL与BEOL90
2.11TSV工艺90
2.11.1键合前制孔工艺91
2.11.2键合后制孔工艺91
2.11.3先孔工艺91
2.11.4中孔工艺91
2.11.5正面后孔工艺91
2.11.6背面后孔工艺92
2.11.7无源转接板93
2.11.8总结与建议93
2.12参考文献94
第3章TSV的力学、热学与电学行为97
3.1引言97
3.2SiP封装中TSV的力学行为97
3.2.1有源/无源转接板中TSV的力学行为97
3.2.2可靠性设计（DFR）结果100
3.2.3含RDL层的TSV102
3.2.4总结与建议105
3.3存储芯片堆叠中TSV的力学行为105
3.3.1模型与方法105
3.3.2TSV的非线性热应力分析106
3.3.3修正的虚拟裂纹闭合技术108
3.3.4TSV界面裂纹的能量释放率110
3.3.5TSV界面裂纹能量释放率的参数研究110
3.3.6总结与建议115
3.4TSV的热学行为116
3.4.1TSV芯片/转接板的等效热导率116
3.4.2TSV节距对TSV芯片/转接板等效热导率的影响119
3.4.3TSV填充材料对TSV芯片/转接板等效热导率的影响120
3.4.4TSVCu填充率对TSV芯片/转接板等效热导率的影响120
3.4.5更精确的计算模型123
3.4.6总结与建议125
3.5TSV的电学性能125
3.5.1电学结构125
3.5.2模型与方程126
3.5.3总结与建议127
3.6盲孔TSV的电测试128
3.6.1测试目的128
3.6.2测试原理与仪器128
3.6.3测试方法与结果131
3.6.4盲孔TSV电测试指引133
3.6.5总结与建议136
3.7参考文献136
第4章薄晶圆的强度测量140
4.1引言140
4.2用于薄晶圆强度测量的压阻应力传感器140
4.2.1压阻应力传感器及其应用140
4.2.2压阻应力传感器的设计与制作140
4.2.3压阻应力传感器的校准142
4.2.4背面磨削后晶圆的应力144
4.2.5切割胶带上晶圆的应力149
4.2.6总结与建议150
4.3晶圆背面磨削对Culowk芯片力学行为的影响151
4.3.1实验方法151
4.3.2实验过程152
4.3.3结果与讨论154
4.3.4总结与建议160
4.4参考文献161
第5章薄晶圆拿持技术163
5.1引言163
5.2晶圆减薄与薄晶圆拿持163
5.3黏合是关键163
5.4薄晶圆拿持问题与可能的解决方案164
5.4.1200mm薄晶圆的拿持165
5.4.2300mm薄晶圆的拿持172
5.5切割胶带对含Cu/Au焊盘薄晶圆拿持的影响176
5.6切割胶带对含有CuNiAu凸点下金属(UBM)薄晶圆拿持的影响177
5.7切割胶带对含RDL和焊锡凸点TSV转接板薄晶圆拿持的影响178
5.8薄晶圆拿持的材料与设备180
5.9薄晶圆拿持的黏合剂和工艺指引181
5.9.1黏合剂的选择181
5.9.2薄晶圆拿持的工艺指引182
5.10总结与建议182
5.113M公司的晶圆支撑系统183
5.12EVG公司的临时键合与解键合系统186
5.12.1临时键合186
5.12.2解键合186
5.13无载体的薄晶圆拿持技术187
5.13.1基本思路187
5.13.2设计与工艺187
5.13.3总结与建议189
5.14参考文献189
第6章微凸点制作、组装与可靠性192
6.1引言192
A部分：晶圆微凸点制作工艺193
6.2内容概述193
6.3普通焊锡凸点制作的电镀方法193
6.43DIC集成SiP的组装工艺194
6.5晶圆微凸点制作的电镀方法194
6.5.1测试模型194
6.5.2采用共形Cu电镀和Sn电镀制作晶圆微凸点195
6.5.3采用非共形Cu电镀和Sn电镀制作晶圆微凸点200
6.6制作晶圆微凸点的电镀工艺参数202
6.7总结与建议203
B部分：超细节距晶圆微凸点的制作、组装与可靠性评估203
6.8细节距无铅焊锡微凸点204
6.8.1测试模型204
6.8.2微凸点制作204
6.8.3微凸点表征205
6.9C2C互连细节距无铅焊锡微凸点的组装210
6.9.1组装方法、表征方法与可靠性评估方法210
6.9.2C2C自然回流焊组装工艺211
6.9.3C2C自然回流焊组装工艺效果的表征211
6.9.4C2C热压键合(TCB)组装工艺212
6.9.5C2C热压键合(TCB)组装工艺效果的表征214
6.9.6组装可靠性评估214
6.10超细节距晶圆无铅焊锡微凸点的制作219
6.10.1测试模型219
6.10.2微凸点制作219
6.10.3超细节距微凸点的表征219
6.11总结与建议221
6.12参考文献221
第7章微凸点的电迁移224
7.1引言224
7.2大节距大体积微焊锡接点224
7.2.1测试模型与测试方法224
7.2.2测试步骤226
7.2.3测试前试样的微结构226
7.2.4140℃、低电流密度条件下测试后的试样227
7.2.5140℃、高电流密度条件下测试后的试样229
7.2.6焊锡接点的失效机理231
7.2.7总结与建议232
7.3小节距小体积微焊锡接点233
7.3.1测试模型与方法233
7.3.2结果与讨论235
7.3.3总结与建议241
7.4参考文献241
第8章芯片到芯片、芯片到晶圆、晶圆到晶圆键合245
8.1引言245
8.2低温焊料键合基本原理245
8.3低温C2C键合［(SiO2/Si3N4/Ti/Cu)到
(SiO2/Si3N4/Ti/Cu/In/Sn/Au)］246
8.3.1测试模型246
8.3.2拉力测试结果248
8.3.3X射线衍射与透射电镜观察结果250
8.4低温C2C键合［(SiO2/Ti/Cu/Au/Sn/In/Sn/Au)到
(SiO2/Ti/Cu/Sn/In/Sn/Au)］252
8.4.1测试模型252
8.4.2测试结果评估253
8.5低温C2W键合［(SiO2/Ti/Au/Sn/In/Au)到(SiO2/Ti/Au)］254
8.5.1焊料设计255
8.5.2测试模型255
8.5.3用于3DIC芯片堆叠的InSnAu低温键合257
8.5.4InSnAuIMC层的SEM、TEM、XDR、DSC分析258
8.5.5InSnAuIMC层的弹性模量和硬度259
8.5.6三次回流后的InSnAuIMC层259
8.5.7InSnAuIMC层的剪切强度260
8.5.8InSnAuIMC层的电阻262
8.5.9InSnAuIMC层的热稳定性263
8.5.10总结与建议264
8.6低温W2W键合［TiCuTiAu到TiCuTiAuSnInSnInAu］264
8.6.1测试模型265
8.6.2测试模型制作265
8.6.3低温W2W键合265
8.6.4CSAM检测267
8.6.5微结构的SEM/EDX/FIB/TEM分析268
8.6.6氦泄漏率测试与结果271
8.6.7可靠性测试与结果272
8.6.8总结与建议273
8.7参考文献275
第9章3DIC集成的热管理278
9.1引言278
9.2TSV转接板对3DSiP封装热性能的影响279
9.2.1封装的几何参数与材料的热性能参数279
9.2.2TSV转接板对封装热阻的影响280
9.2.3芯片功率的影响280
9.2.4TSV转接板尺寸的影响281
9.2.5TSV转接板厚度的影响281
9.2.6芯片尺寸的影响282
9.33D存储芯片堆叠封装的热性能282
9.3.1均匀热源3D堆叠TSV芯片的热性能282
9.3.2非均匀热源3D堆叠TSV芯片的热性能282
9.3.3各带一个热源的两个TSV芯片283
9.3.4各带两个热源的两个TSV芯片284
9.3.5交错热源作用下的两个TSV芯片285
9.4TSV芯片厚度对热点温度的影响287
9.5总结与建议287
9.63DSiP封装的TSV和微通道热管理系统288
9.6.1测试模型288
9.6.2测试模型制作289
9.6.3晶圆到晶圆键合291
9.6.4热性能与电性能292
9.6.5品质与可靠性293
9.6.6总结与建议295
9.7参考文献296
第10章3DIC封装299
10.1引言299
10.2TSV技术与引线键合技术的成本比较300
10.3Culowk芯片堆叠的引线键合301
10.3.1测试模型301
10.3.2Culowk焊盘上的应力301
10.3.3组装与工艺304
10.3.4总结与建议312
10.4芯片到芯片的面对面堆叠313
10.4.1用于3DIC封装的AuSn互连313
10.4.2测试模型313
10.4.3C2W组装316
10.4.4C2W实验设计319
10.4.5可靠性测试与结果322
10.4.6用于3DIC封装的SnAg互连323
10.4.7总结与建议325
10.5用于低成本、高性能与高密度SiP封装的面对面互连326
10.5.1用于超细节距Culowk芯片的Cu柱互连技术326
10.5.2可靠性评估327
10.5.3一些新的设计328
10.6埋入式晶圆级封装（eWLP）到芯片的互连328
10.6.12DeWLP与再布线芯片封装（RCP）互连328
10.6.23DeWLP与再布线芯片封装（RCP）互连329
10.6.3总结与建议329
10.7引线键合可靠性330
10.7.1常用芯片级互连技术330
10.7.2力学模型330
10.7.3数值结果332
10.7.4实验结果333
10.7.5关于Cu引线的更多结果334
10.7.6关于Au引线的结果334
10.7.7Cu引线与Au引线的应力应变关系335
10.7.8总结与建议336
10.8参考文献338
第11章3D集成的发展趋势344
11.1引言344
11.23DSi集成发展趋势344
11.33DIC集成发展趋势345
11.4参考文献346
附录A量度单位换算表347
附录B缩略语表351
附录CTSV专利355
附录D推荐阅读材料366
D.1TSV、3D集成与可靠性366
D.23DMEMS与IC集成380
D.3半导体IC封装384