商品描述: 基本信息
书名:CMOS集成电路EDA技术
定价：109元
作者:戴澜,张晓波,陈铖颖
出版社：机械工业出版社
出版日期：2022-06-01
ISBN：9787111703501
字数：
页码：
版次：2
装帧：平装
开本：16开
商品重量：
编辑

内容提要

目录
第2版前言版前言章CMOS集成电路EDA技术 11.1CMOS集成电路EDA技术概述11.2CMOS模拟集成电路设计流程31.3CMOS模拟集成电路EDA工具分类51.4CMOS数字集成电路设计流程91.5CMOS数字集成电路EDA工具分类111.6小结13第2章模拟电路设计及仿真工具Cadence Spectre142.1Spectre的特点142.2Spectre的仿真设计方法162.3Spectre与其他EDA软件的连接172.4Spectre的基本操作182.4.1Cadence Spectre启动设置182.4.2Spectre主窗口和选项介绍192.4.3设计库管理器介绍222.4.4电路图编辑器介绍252.4.5模拟设计环境介绍292.4.6波形显示窗口介绍322.4.7波形计算器介绍372.5Spectre库中的基本器件422.5.1无源器件422.5.2有源器件422.5.3信号源432.6低压差线性稳压器的设计与仿真452.7高阶仿真功能与实例532.7.1FFT仿真532.7.2Monte Carlo仿真592.8小结65第3章版图设计工具Cadence Virtuoso663.1Virtuoso界面介绍663.1.1窗口标题栏683.1.2状态栏693.1.3菜单栏693.1.4图标菜单773.1.5设计区域793.1.6光标和指针793.1.7鼠标状态803.1.8提示栏813.1.9层选择窗口813.2Virtuoso基本操作833.2.1创建矩形833.2.2创建多边形843.2.3创建路径853.2.4创建标识名863.2.5创建器件和阵列863.2.6创建接触孔883.2.7创建圆形图形883.2.8移动命令903.2.9复制命令913.2.10拉伸命令913.2.11删除命令923.2.12合并命令923.2.13选择和放弃选择命令933.2.14改变层次关系命令943.2.15切割命令963.2.16旋转命令973.2.17属性命令983.2.18分离命令993.3运算放大器版图设计实例1003.3.1NMOS晶体管版图设计1003.3.2运算放大器版图设计1063.4小结114第4章模拟版图验证及参数提取工具Mentor Calibre1154.1Mentor Calibre版图验证工具调用1154.1.1Virtuoso Layout Editor工具启动1154.1.2采用Calibre图形界面启动1184.1.3采用Calibre View查看器启动1184.2Mentor Calibre DRC验证1204.2.1Calibre DRC验证简介1204.2.2Calibre DRC界面介绍1224.2.3Calibre DRC验证流程举例1284.3Mentor Calibre LVS验证1374.3.1Calibre LVS验证简介1374.3.2Calibre LVS界面介绍1384.3.3Calibre LVS验证流程举例1494.4Mentor Calibre寄生参数提取1584.4.1Calibre PEX验证简介1584.4.2Calibre PEX界面介绍1594.4.3Calibre PEX流程举例1694.5小结175第5章硬件描述语言及仿真工具Modelsim1765.1硬件描述语言及仿真概述1765.2硬件描述语言与应用实例1775.2.1硬件描述语言基础1775.2.2硬件描述语言应用实例1855.2.3硬件描述语言的可综合设计1905.2.4硬件描述语言设计实例1915.3数字电路仿真工具Modelsim1955.3.1Modelsim的特点与应用1965.3.2Modelsim的基本使用1995.3.3Modelsim的进阶使用2085.4小结223第6章数字逻辑综合及DesigCompiler2246.1逻辑综合概述2246.1.1逻辑综合的定义及发展历程2246.1.2逻辑综合的流程2256.2DesignCompiler简介2266.2.1DesignCompiler的功能2266.2.2DesignCompiler的使用模式2276.2.3DC-Tcl简介2286.3DesignCompiler综合设计2326.3.1启动工具及初始环境配置2326.3.2综合库2346.3.3DesignCompiler综合流程2356.4静态时序分析与设计约束2436.4.1静态时序分析2436.4.2亚稳态2456.4.3时钟的约束2456.4.4输入输出路径的约束2476.4.5组合逻辑路径的约束2486.4.6时间预算2496.4.7设计环境约束2506.4.8多时钟同步设计约束2536.4.9异步设计约束2556.4.10多时钟的时序约束2566.5基于状态机的交通灯综合2586.6小结262第7章数字电路物理层设计工具IC Compiler2637.1IC Compiler简介2637.2IC Compiler物理层设计的数据准备2657.2.1逻辑层数据2657.2.2物理层数据2667.2.3设计数据2667.3创建设计数据库与后端数据的设置2677.3.1逻辑库设置2677.3.2物理库设置2677.3.3其他文件设置2687.3.4创建设计数据库2687.3.5库文件检查2687.3.6网表导入2687.3.7Tlu+文件设置与检查2697.3.8电源网络设置2697.3.9TIE单元设置2707.3.10导入SDC文件并进行时序约束检查2707.3.11定时序优化参数2717.4不同PVT角下综合优化的设置方法2737.4.cenario的建立2747.4.2PVT角设定2747.5宏单元与IO布局2767.5.1IO布局与芯片布局空间创建2767.5.2宏单元的摆放2777.6电源网络的设计与分析2787.6.1设计电源和地环2787.6.2设计电源和地条2787.6.3连接宏单元和标准单元2797.7标准单元的布局与优化2807.7.1检查是否需要添加tap cell2817.7.2spare cell的标识2817.7.3检查设计输入文件与约束2817.7.4确认所有路径已经被正确地设置2817.8时钟树综合与优化2837.8.1综合前的检查2837.8.2时钟树综合设置2837.8.3执行时钟树综合核心命令2867.9芯片布线与优化2877.9.1布线前的检查2877.9.2ICC布线相关设置2877.9.3天线效应简介与设置2897.9.4执行布线命令2907.10芯片ECO与设计文件导出2917.10.1Freeze silicoECO2917.10.2unconstrained ECO2917.10.3设计结果导出2927.11小结292第8章数字电路物理层设计工具Encounter2938.1Encounter工具发展历史2938.2Encounter设计流程介绍2948.3数据准备2958.3.1设计数据2958.3.2逻辑库数据2968.3.3物理库数据2978.3.4数据准备常用的指令与流程2978.4布图规划与布局3018.4.1布图与IO排布3018.4.2电源网络设计3038.4.3标准单元的布局与优化 3038.4.4布图规划与布局常用指令与流程3048.5时钟树综合3118.5.1时钟树综合简介3118.5.2时钟树流程与优化3138.6芯片布线3158.6.1芯片布线工具简介3158.6.2特殊布线3158.6.3一般布线3168.6.4芯片布线流程与优化3168.7芯片ECO与DFM3188.7.1ECO流程与优化3188.7.2DFM流程与优化3218.8小结321第9章集成电路反向分析EDA技术3229.1集成电路反向分析概述3229.1.1反向分析技术的主要应用3239.1.2反向分析技术的主要流程3259.1.3反向分析EDA技术3269.2电路网表提取3289.2.1网表提取概述3289.2.2网表提取流程3319.2.3模拟单元提取3369.2.4数字单元提取3449.2.5线网绘制与检查3469.2.6数据的导入和导出3489.3电路层次化分析整理3519.3.1电路分析整理概述3519.3.2层次化整理流程3529.3.3模拟电路的层次化整理3549.3.4数字电路的层次化整理3579.3.5整理数据的导出3609.4小结361参考文献362
作者介绍

序言