FPGA设计与VerilogHDL实现

图书标准信息

• 作者 王金明 著
• 出版社 电子工业出版社
• 出版时间 2021-01
• 版次 1
• ISBN 9787121387661
• 定价 65.00元
• 装帧 平装
• 开本 16开
• 页数 328页
• 字数 592千字

【内容简介】

本书根据EDA课程教学要求，以提高数字系统设计能力为目标，系统阐述FPGA数字开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件结构、Quartus Prime使用指南、Verilog设计初步、Verilog语言要素、Verilog语句语法、Verilog设计的层次与风格、Verilog有限状态机设计、Verilog驱动常用I/O外设、Verilog设计进阶、Verilog Test Bench仿真、Verilog设计实例等。全书以Quartus Prime、ModelSim软件为工具，以Verilog-1995和Verilog-2001语言标准为依据，以可综合的设计为重点，通过诸多精选设计案例，系统阐述数字系统设计方法与设计思想，由浅入深地介绍Verilog工程开发的手段与技能。本书着眼于实用，紧密联系教学科研实际，实例丰富，配套电子课件、程序代码等。

【作者简介】

王金明，博士，副教授、硕士研究生导师。曾获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，获军队级教学成果二等奖1项；获国家发明专利授权2项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选\"十一五”国家级规划教材和\"十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，获全国一等奖、二等奖多项。

【目录】

第1章  EDA技术概述001
1．1  EDA技术及其发展002
1．2  Top-down设计与IP核复用004
1．2．1  Top-down设计004
1．2．2  Bottom-up设计005
1．2．3  IP复用技术与SoC005
1．3  数字设计的流程006
1．3．1  设计输入007
1．3．2  综合007
1．3．3  布局布线008
1．3．4  仿真008
1．3．5  编程配置009
1．4  常用的EDA工具软件009
1．5  EDA技术的发展趋势012
习题1013
第2章  FPGA/CPLD器件014
2．1  PLD器件概述015
2．1．1  PLD器件的发展历程015
2．1．2  PLD器件的分类015
2．2  PLD的基本原理与结构017
2．2．1  PLD器件的基本结构017
2．2．2  PLD电路的表示方法018
2．3  低密度PLD的原理与结构019
2．4  CPLD的原理与结构023
2．4．1  宏单元结构023
2．4．2  典型CPLD的结构024
2．5  FPGA的原理与结构025
2．5．1  查找表结构025
2．5．2  Cyclone IV器件结构027
2．6  FPGA/CPLD的编程元件030
2．7  边界扫描测试技术033
2．8  FPGA/CPLD的编程与配置035
2．8．1  在系统可编程035
2．8．2  FPGA器件的配置036
2．8．3  Cyclone IV器件的编程037
2．9  Intel的FPGA/CPLD器件040
2．10  FPGA/CPLD的发展趋势043
习题2043
第3章  Quartus Prime使用指南044
3．1  Quartus Prime原理图设计046
3．1．1  半加器原理图设计输入046
3．1．2  1位全加器设计输入049
3．1．3  1位全加器的编译050
3．1．4  1位全加器的仿真052
3．1．5  1位全加器的下载055
3．1．6  配置数据固化与脱机运行059
3．2  基于IP核的设计061
3．2．1  模24方向可控计数器062
3．2．2  4×4无符号数乘法器068
3．3  SignalTap II的使用方法074
3．4  Quartus Prime的优化设置与时序分析078
习题3082
第4章  Verilog设计初步085
4．1  Verilog的历史086
4．2  Verilog模块的结构086
4．3  Verilog基本组合电路设计090
4．4  Verilog基本时序电路设计092
习题4095
第5章  Verilog语言要素096
5．1  概述097
5．2  常量098
5．2．1  整数（Integer）098
5．2．2  实数（Real）099
5．2．3  字符串（Strings）100
5．3  数据类型101
5．3．1  net型101
5．3．2  variable型102
5．4  参数103
5．4．1  参数parameter103
5．4．2  Verilog-2001中的参数声明104
5．4．3  参数的传递105
5．4．4  localparam105
5．5  向量106
5．6  运算符107
习题5112
第6章  Verilog语句语法113
6．1  过程语句114
6．1．1  always过程语句114
6．1．2  initial过程语句118
6．2  块语句119
6．2．1  串行块begin-end119
6．3  赋值语句119
6．3．1  持续赋值与过程赋值119
6．2．2  并行块fork-join120
6．3．2  阻塞赋值与非阻塞赋值122
6．4  条件语句123
6．4．1  if-else语句123
6．4．2  case语句125
6．5  循环语句128
6．5．1  for语句129
6．5．2  repeat、while、forever语句130
6．6  编译指示语句131
6．7  任务与函数133
6．7．1  任务（task）133
6．7．2  函数（function）135
6．8  顺序执行与并发执行138
6．9  Verilog-2001语言标准139
6．9．1  Verilog-2001改进和增强的语法结构140
6．9．2  属性及PLI接口147
习题6149
第7章  Verilog设计的层次与风格151
7．1  Verilog设计的层次152
7．2  门级结构描述152
7．2．1  Verilog门元件152
7．2．2  门级结构描述155
7．3  行为描述155
7．4  数据流描述156
7．5  不同描述风格的设计157
7．5．1  半加器设计158
7．5．2  1位全加器设计159
7．5．3  加法器的级连160
7．6  多层次结构电路的设计161
7．6．1  模块例化161
7．6．2  用parameter进行参数传递163
7．6．3  用defparam进行参数重载165
7．7  基本组合电路设计165
7．8  基本时序电路设计169
7．9  三态逻辑设计171
7．10  锁相环模块应用173
习题7179
第8章  Verilog有限状态机设计180
8．1  有限状态机181
8．2  有限状态机的Verilog描述183
8．2．1  用三个always块描述183
8．2．2  用两个过程描述185
8．2．3  单过程描述方式187
8．3  状态编码188
8．3．1  常用的编码方式188
8．3．2  状态编码的定义190
8．3．3  用属性指定状态编码方式192
8．4  有限状态机设计要点193
8．4．1  复位和起始状态的选择193
8．4．2  多余状态的处理195
8．5  有限状态机应用实例196
8．5．1  用有限状态机控制流水灯196
8．5．2  用有限状态机控制A/D采样199
习题8200
第9章  Verilog驱动常用I/O外设202
9．1  4×4矩阵键盘203
9．2  标准PS/2键盘207
9．3  字符液晶213
9．4  汉字图形点阵液晶220
9．5  VGA显示器226
9．6．1  VGA显示原理与时序226
9．6．2  VGA彩条信号发生器228
9．6．3  VGA图像显示与控制233
9．6  乐曲演奏电路239
习题9245
第10章  Verilog设计进阶248
10．1  设计的可综合性249
10．2  流水线设计技术251
10．3  资源共享254
10．4  阻塞赋值与非阻塞赋值256
10．5  加法器设计259
10．5．1  行波进位加法器260
10．5．2  超前进位加法器261
10．5．3  流水线加法器264
10．6  乘法器设计265
10．6．1  并行乘法器265
10．6．2  布斯乘法器266
10．6．3  查找表乘法器269
10．7  奇数分频与小数分频269
10．7．1  奇数分频269
10．7．2  半整数分频与小数分频270
习题10275
第11章  Verilog Test Bench仿真276
11．1  系统任务与系统函数277
11．2  用户自定义元件281
11．2．1  组合电路UDP元件281
11．2．2  时序逻辑UDP元件283
11．3  延时模型的表示284
11．3．1  时间标尺定义`timescale285
11．3．2  延时的表示与延时说明块285
11．4  Test Bench测试平台286
11．5  组合和时序电路的仿真289
11．5．1  组合电路的仿真289
11．5．2  时序电路的仿真291
11．6  ModelSim SE仿真实例292
11．6．1  图形界面进行功能仿真293
11．6．2  命令行方式进行功能仿真296
11．6．3  时序仿真297
习题11299
第12章  Verilog设计实例300
12．1  脉宽调制与步进电机驱动301
12．1．1  PWM信号301
12．1．2  用PWM驱动蜂鸣器302
12．1．3  用PWM驱动步进电机305
12．2  超声波测距309
12．3  整数开方运算313
12．4  Cordic算法及实现317
12．4．1  Cordic算法及其原理317
12．4．2  Cordic算法的实现319
习题12325
附录A  Verilog HDL（IEEE Std 1364-1995）关键字326
附录B  Verilog HDL（IEEE Std 1364-2001）关键字327
参考文献328