计算机逻辑设计

图书标准信息

• 作者 余立功 编
• 出版社 人民邮电出版社
• 出版时间 2015-08
• 版次 1
• ISBN 9787115382412
• 定价 45.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 296页
• 正文语种 简体中文
• 丛书 21世纪高等教育计算机规划教材

【内容简介】

本书主要介绍计算机逻辑分析和设计的基本理论和方法，包括开关理论基础、逻辑器件、组合逻辑的分析与设计方法、时序逻辑的分析与设计方法。淡化了具体芯片的功能，而强化了逻辑设计对于硬件构成的作用。并通过对EDA环境及语言的介绍，使得读者方便的对计算机逻辑设计进行实践操作。全书共分为9章，其内容包括：开关理论基础、逻辑电路器件、逻辑函数优化、组合逻辑的分析与设计、时序逻辑构件、时序逻辑的分析与设计、综合逻辑设计、逻辑设计的VHDL语言、逻辑设计环境及实例。
本书结合了作者多年的教学实践经验，吸取了国内外有关名著、资料之精华，目标明确，突出重点，与计算机专业相关课程衔接紧密。含有大量例题与习题，适合读者边学边练。本书可作为计算机本科及相关专业的计算机逻辑基础（原数字电路）等课程的教材。也适合本科生及研究生研究学习计算机逻辑设计方法的参考书。

【作者简介】

余立功，南京理工大学计算机学院教师，主要研究软件工程，多媒体信息处理，分布式系统与服务计算等课程。担任校ACM/ICPC集训队总教练。主要讲授软件工程项目管理、计算机逻辑设计等。

【目录】

第1章 开关理论基础1
1．1 硬件技术概述1
1．2 数制与编码4
1．2．1 进制与二进制4
1．2．2 进制间数值的相互转换5
1．2．3 二-十进制码8
1．2．4 数的编码9
1．2．5 其他编码12
1．3 开关逻辑理论13
1．3．1 基本逻辑运算14
1．3．2 复合逻辑运算18
1．3．3 基本定律和规则21
1．3．4 逻辑函数的标准形式25
1．3．5 逻辑函数的等价转换32
1．4 小结33
习题34
第2章 逻辑电路元器件36
2．1 晶体管开关原理36
2．2 NMOS 逻辑门41
2．3 CMOS 逻辑门43
2．4 晶体管逻辑电路的性质46
2．4．1 逻辑电路的等效电阻46
2．4．2 逻辑电路的传输特性46
2．4．3 逻辑电路的动态性质48
2．4．4 逻辑电路的功耗性质49
2．4．5 逻辑电路的负载特性50
2．5 缓冲器、传输门和三态门52
2．6 正逻辑与负逻辑54
2．7 7400系列标准芯片55
2．8 可编程逻辑器件57
2．8．1 可编程逻辑阵列（PLA）57
2．8．2 可编程阵列逻辑 (PAL)59
2．8．3 阵列的编程61
2．8．4 复杂可编程逻辑器件（CPLD）62
2．8．5 可编程逻辑器件（PLD)的实现64
2．8．6 现场可编程门阵列(FPGA)68
2．8．7 现场可编程门阵列（FPGA）的实现71
2．9 定制芯片、标准单元和门阵列73
2．10 小结75
习题76
第3章 逻辑函数优化79
3．1 公式法化简79
3．2 卡诺图法化简81
3．2．1 卡诺图的构成81
3．2．2 卡诺图表示逻辑函数82
3．2．3 卡诺图上合并最小项83
3．2．4 卡诺图化简逻辑函数84
3．2．5 卡诺图法与公式法89
3．2．6不完全确定的逻辑函数及其化简90
3．2．7多输出逻辑函数的化简92
3．3 列表法化简93
3．4 小结98
习题99
第4章 组合逻辑的分析与设计101
4．1 小型组合逻辑的分析101
4．2 小型组合逻辑的设计103
4．3 逻辑运算元件109
4．3．1 多路选择器109
4．3．2 编码器116
4．3．3 译码器117
4．3．4 码型转换器122
4．4 算术运算元件123
4．4．1 加法器123
4．4．2 加/减法器130
4．4．3 比较器132
4．4．4 乘法器135
4．5 中型组合逻辑的分析与设计140
4．6 小结147
习题148
第5章 时序逻辑元件152
5．1 双稳态存储单元153
5．2 锁存器155
5．2．1 基本RS锁存器155
5．2．2 门控RS锁存器157
5．2．3 门控D 锁存器159
5．3 触发器160
5．3．1 主从D 触发器160
5．3．2 主从RS触发器162
5．3．3 边沿触发的D 触发器163
5．3．4 带清零和置数信号的D 触发器164
5．3．5 T触发器167
5．3．6 JK触发器168
5．4 寄存器169
5．4．1 移位寄存器169
5．4．2 双向移位寄存器171
5．5 计数器173
5．5．1 异步计数器173
5．5．2 同步计数器175
5．5．3 并行置数计数器178
5．5．4 二-十进制计数器181
5．6 寄存器型计数器182
5．6．1 环形计数器182
5．6．2 扭环形计数器183
5．7 小结184
习题185
第6章 时序逻辑分析与设计188
6．1 同步时序逻辑的分析188
6．1．1小型同步时序逻辑分析实例189
6．1．2中型同步时序逻辑分析197
6．2 时序逻辑元件的功能变换200
6．3 同步时序逻辑的设计204
6．3．1 小型同步时序逻辑设计实例204
6．3．2 串行加法器的设计216
6．3．3 计数器的设计220
6．3．4 中型同步时序逻辑设计229
6．3．5 状态化简235
6．4 异步时序逻辑的分析242
6．5 小结245
习题246
第7章 综合逻辑设计254
7．1 算法状态机254
7．2 算术逻辑单元结构的设计261
7．3 总线结构的设计265
7．4 存储部件的设计272
7．5 小结277
习题278
第8章  逻辑设计的VHDL语言281
8．1  VHDL入门需掌握的基本知识281
8．2  命名规则和注释282
8．3  对象及其说明、运算和赋值282
8．3．1  信号、变量和常量282
8．3．2  数据类型283
8．3．3  信号、变量和常量的说明284
8．3．4  常用运算符285
8．3．5  赋值语句287
8．4  if语句、case语句和process语句的使用287
8．4．1  if 语句288
8．4．2  process语句290
8．4．3  case语句295
8．5  设计实体298
8．5．1 实体（entity）298
8．5．2 结构体(architecture)300
8．6  层次结构设计304
8．6．1 component语句和port map语句305
8．6．2 用层次结构设计方法设计一个与或门306
8．7  一个通用寄存器组的设计309
8．7．1 设计要求309
8．7．2 设计方案309
8．7．3 设计实现309
8．8 用VHDL语言设计硬件的几点建议313
8．9 小结314
习题315
第9章  逻辑设计环境及实例329
9．1  在Quartus II 9．0中用原理图实现的设计实例329
9．1．1  基本门路设计329
9．1．2   加法器设计336
9．2  在Quartus II 9．0中用VHDL语言的设计实例338
9．2．1  编码器的设计338
9．2．2  译码器的设计339
9．2．3  寄存器的设计340
9．2．4  计数器的设计342
9．2．5  分频器的设计343
9．3  在Quartus II 9．0中的数字系统综合设计实例345
9．3．1 扫描数码管显示345
9．3．2  交通灯控制器的设计实现348
9．4 小结352