EDA技术与应用（第4版）

图书标准信息

• 作者 江国强 著
• 出版社 电子工业出版社
• 出版时间 2013-01
• 版次 1
• ISBN 9787121193156
• 定价 38.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 318页
• 丛书 电子信息科学与工程类专业规划教材

【内容简介】

　　《EDA技术与应用（第4版）》编著者江国强。
　　本书分为7章，包括EDA技术概述、EDA工具软件的使用方法、VHDL、VerilogHDL、常用EDA工具软件、可编程逻辑器件和EDA技术的应用。另外，附录部分介绍了伟福EDA6000和友晶DE2等，EDA实验开发系统的使用方法，供具有不同实验设备的读者学习或参考。
　　EDA是当今世界上最先进的电子电路设计技术，它的重要作用逐步被我国的产业界、科技界和教育界认可。本书可作为高等院校工科电子类、通信信息类、自动化类专业“EDA技术”课程的教材，也可供相关专’业的技术人员参考。

【目录】

第1章EDA技术概述1
1.1EDA技术及发展1
1.2EDA设计流程2
1.2.1设计准备2
1.2.2设计输入3
1.2.3设计处理3
1.2.4设计校验4
1.2.5器件编程4
1.2.6器件测试和设计验证5
1.3硬件描述语言5
1.3.1VHDL5
1.3.2VerilogHDL6
1.3.3AHDL6
1.4可编程逻辑器件6
1.5常用EDA工具7
1.5.1设计输入编辑器7
1.5.2仿真器8
1.5.3HDL综合器8
1.5.4适配器（布局布线器）8
1.5.5下载器（编程器）9
本章小结9
思考题和习题9
第2章EDA工具软件的使用方法10
2.1QuartusII软件的主界面10
2.2QuartusII的图形编辑输入法12
2.2.1编辑输入图形设计文件12
2.2.2编译设计文件16
2.2.3仿真设计文件18
2.2.4编程下载设计文件22
2.3QuartusII宏功能模块的使用方法28
2.3.1设计原理28
2.3.2编辑输入顶层设计文件28
2.3.3仿真顶层设计文件34
2.3.4图形文件的转换35
2.4嵌入式逻辑分析仪的使用方法37
2.4.1打开SignalTapII编辑窗口37
2.4.2调入节点信号38
2.4.3参数设置39
2.4.4文件存盘39
2.4.5编译与下载39
2.4.6运行分析39
2.5嵌入式锁相环的设计方法40
2.5.1嵌入式锁相环的设计40
2.5.2嵌入式锁相环的仿真43
2.5.3使用嵌入式逻辑分析仪观察嵌入式锁相环的设计结果43
2.6设计优化44
2.6.1面积与速度的优化44
2.6.2时序约束与选项设置45
2.6.3Fitter设置45
2.7QuartusII的RTL阅读器45
本章小结46
思考题和习题47
第3章VHDL48
3.1VHDL设计实体的基本结构48
3.1.1库、程序包49
3.1.2实体49
3.1.3结构体50
3.1.4配置50
3.1.5基本逻辑器件的VHDL描述51
3.2VHDL语言要素54
3.2.1VHDL文字规则54
3.2.2VHDL数据对象56
3.2.3VHDL数据类型57
3.2.4VHDL的预定义数据类型57
3.2.5IEEE预定义的标准逻辑位和矢量59
3.2.6用户自定义数据类型方式59
3.2.7VHDL操作符59
3.2.8VHDL的属性62
3.3VHDL的顺序语句63
3.3.1赋值语句64
3.3.2流程控制语句64
3.3.3WAIT语句70
3.3.4ASSERT（断言）语句71
3.3.5NULL（空操作）语句71
3.4并行语句71
3.4.1PROCESS（进程）语句72
3.4.2块语句73
3.4.3并行信号赋值语句74
3.4.4子程序和并行过程调用语句76
3.4.5元件例化（COMPONENT）语句78
3.4.6生成语句80
3.5VHDL的库和程序包82
3.5.1VHDL库82
3.5.2VHDL程序包83
3.6VHDL设计流程84
3.6.1编辑VHDL源程序84
3.6.2设计8位计数显示译码电路顶层文件86
3.6.3编译顶层设计文件87
3.6.4仿真顶层设计文件87
3.6.5下载顶层设计文件88
3.7VHDL仿真88
3.7.1VHDL仿真支持语句88
3.7.2VHDL测试平台软件的设计90
本章小结94
思考题和习题94
第4章VerilogHDL97
4.1VerilogHDL设计模块的基本结构97
4.1.1模块端口定义97
4.1.2模块内容98
4.2VerilogHDL的词法100
4.2.1空白符和注释100
4.2.2常数100
4.2.3字符串101
4.2.4关键词101
4.2.5标识符101
4.2.6操作符101
4.2.7VerilogHDL数据对象105
4.3VerilogHDL的语句107
4.3.1赋值语句107
4.3.2条件语句108
4.3.3循环语句111
4.3.4结构声明语句113
4.3.5语句的顺序执行与并行执行116
4.4不同抽象级别的VerilogHDL模型117
4.4.1VerilogHDL的门级描述118
4.4.2VerilogHDL的行为级描述118
4.4.3用结构描述实现电路系统设计120
4.5VerilogHDL设计流程122
4.5.1编辑VerilogHDL源程序122
4.5.2设计BCD加法器电路顶层文件124
4.5.3编译顶层设计文件125
4.5.4仿真顶层设计文件125
4.5.5下载顶层设计文件125
4.6VerilogHDL仿真125
4.6.1VerilogHDL仿真支持语句125
4.6.2VerilogHDL测试平台软件的设计128
本章小结131
思考题和习题132
第5章常用EDA工具软件134
5.1ModelSim134
5.1.1ModelSim的图形用户交互方式134
5.1.2ModelSim的交互命令方式138
5.1.3ModelSim的批处理工作方式140
5.1.4ModelSim与QuartusII的接口141
5.2QuartusII9.0软件的使用方法142
5.2.1QuartusII软件的安装142
5.2.2QuartusII软件的主界面144
5.2.3QuartusII的仿真方法145
5.2.4QuartusII宏功能模块的使用方法149
5.2.5在QuartusII9.0中使用ModelSim仿真151
5.3基于Matlab/DSPBuilder的DSP模块设计156
5.3.1设计原理157
5.3.2建立Matlab设计模型157
5.3.3Matlab模型仿真162
5.3.4SignalCompiler使用方法164
5.3.5使用ModelSim仿真166
5.3.6硬件实现与测试167
5.3.7DSPBuilder的层次设计169
5.4NiosII嵌入式系统开发软件169
5.4.1NiosII的硬件开发170
5.4.2调整SDRAM地址177
5.4.3生成NiosII硬件系统177
5.4.4NiosII系统的调试193
5.4.5NiosII的常用组件与编程198
5.4.6SOPC的应用206
5.5Qsys系统集成软件216
5.5.1Qsys的硬件开发216
5.5.2Qsys系统的编译与下载220
5.5.3Qsys系统的调试222
本章小结224
思考题和习题225
第6章可编程逻辑器件226
6.1PLD的基本原理226
6.1.1PLD的分类226
6.1.2阵列型PLD229
6.1.3现场可编程门阵列FPGA232
6.1.4基于查找表（LUT）的结构234
6.2PLD的设计技术236
6.2.1PLD的设计方法236
6.2.2在系统可编程技术237
6.2.3边界扫描技术240
6.3PLD的编程与配置240
6.3.1CPLD的ISP方式编程241
6.3.2使用PC的并口配置FPGA241
6.4Altera公司的PLD系列产品简介243
6.4.1Altera高端StratixFPGA系列243
6.4.2Altera中端FPGA的Arria系列244
6.4.3Altera低成本FPGA的Cyclone系列245
6.4.4Altera低成本CPLD的MAX系列245
6.4.5Altera硬件拷贝HardCopyASIC系列246
本章小结246
思考题和习题247
第7章EDA技术的应用248
7.1组合逻辑电路设计应用248
7.1.1运算电路设计248
7.1.2编码器设计249
7.1.3译码器设计251
7.1.4数据选择器设计253
7.1.5数据比较器设计254
7.1.6ROM的设计256
7.2时序逻辑电路设计应用258
7.2.1触发器设计258
7.2.2锁存器设计260
7.2.3移位寄存器设计261
7.2.4计数器设计263
7.2.5随机读写存储器RAM的设计265
7.3基于EDA的数字系统设计267
7.3.1计时器的设计267
7.3.2万年历的设计271
7.3.38位十进制频率计设计275
本章小结281
思考题和习题282
附录AEDA6000实验开发系统284
A.1EDA600