Verilog HDL入门

图书标准信息

• 作者 [美]J．Bhasker 著；夏宇闻、甘伟 译
• 出版社 北京航空航天大学出版社
• 出版时间 2008-09
• 版次 3
• ISBN 9787811242485
• 定价 39.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 327页
• 正文语种 简体中文
• 丛书 国外数字系统设计经典教材系列

【内容简介】

　　《Verilog HDL入门（第3版）》从语言特点和建模应用两个方面出发，对Verilog语言的基本概念进行了全面深入的讲解，为每一种语言结构提供了大量的例子，并且举例说明了如何使用多种语言结构来构造硬件模型。本书对VerilogHDL语言支持的多种建模风格进行了详细的描述。本书还讲解了如何用同一种Verilog语言描述激励和控制，包括响应的监视和验证。许多语法结构都采用便于阅读的形式呈现给读者。这样做的目的是便于理解语言结构。Verilog语言的完整语法结构放在附录中供读者参考。

【作者简介】

　　J．Bhasker博士，是朗讯科技公司贝尔实验室设计自动化组的一位杰出成员，是贝尔实验室VHDL课程的开发者，是硬件描述语言及其综合领域公认的权威，已经出版了3本关于VHDL语言的书。

【目录】

第1章 简介
1.1 什么是Verilog HDL?
1.2 历史
1.3 主要能力
1.4 练习题

第2章 入门指南
2.1 模块
2.2 延迟
2.3 数据流风格的描述
2.4 行为风格的描述
2.5 结构风格的描述
2.6 混合设计风格的描述
2.7 设计的仿真
2.8 练习题

第3章 Verilog语言要素
3.1 标识符
3.2 注释
3.3 格式
3.4 系统任务和系统函数
3.5 编译器指令
3.6 值集合
3.7 数据类型
3.8 参数
3.9 练习题

第4章 表达式
4.1 操作数
4.2 操作符
4.3 表达式的类型
4.4 练习题

第5章 门级建模
5.1 内建基元（原语）门
5.2 多输入门
5.3 多输出门
5.4 三态门
5.5 上拉门和下拉门（电阻）
5.6 MOS开关
5.7 双向开关
5.8 门延迟
5.9 实例数组
5.10 隐含的线网
5.11 一个简单的示例
5.12 2-4编码器举例
5.13 主/从触发器举例
5.14 奇偶校验电路
5.15 练习题

第6章 用户定义的原语（基元UDP）
第7章 数据流建模
第8章 行为级建模
第9章 结构建模
第10章 其他论题
第11章 验证
第12章 建模示例
附录A 语法参考资料
参考文献
索引