百分百正版 电子技术基础：数字部分（第五版） 有防伪码

图书标准信息

• 作者 康华光 著；华中科技大学电子技术课程组 编
• 出版社 高等教育出版社
• 出版时间 2006-01
• 版次 5
• ISBN 9787040177909
• 定价 39.90元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 536页
• 字数 660千字
• 正文语种 简体中文

【内容简介】

　　《电子技术基础：数字部分（第5版）》为普通高等教育“十五”国家级规划教材。前版荣获2002年全国普通高等学校优秀教材一等奖。其特点如下：（1）加强了数字逻辑的概念与设计；（2）以CMOS器件为主兼顾其他类型的器件；（3）引入了Verilog硬件描述语言和QUARTUSⅡ集成开发软件，利用PLD和EDA技术可以实现多种数字逻辑电路；（4）采用新的思路和技术构建模数和数模转换器,作为模拟电路和数字电路的接口。

　　全书内容包括：数字逻辑概论，逻辑代数和Verilog硬件描述语言，逻辑门电路，组合逻辑电路，锁存器和触发器，时序逻辑电路，存储器、复杂可编程器件和现场可编程门阵列，脉冲波形的产生和变换，模数和数模转换器，数字系统设计基础。

　　《电子技术基础：数字部分（第5版）》可作为高等学校电气信息类（含电气类、电子类）等专业“数字电子技术基础”课程的教材。

【作者简介】

　　康华光，1925年8月出生于湖南衡山，现为华中科技大学教授、博士生导师。长期从事电子技术教学与生物医学工程研究。

　　康华光教授1951年毕业于武汉大学电机工程学系并留校任教。1953年院系调整到华中科技大学（原华中工学院）工作至今。现任中国电子学会生物医学电子学分会委员。曾任国家教委高校工科电工课程教学指导委员会副主任兼电子技术课程教学指导小组组长。

　　由康华光主编的《电子技术基础》（模拟、数字部分）第一、二、三、四版（高等教育出版社，1979、1982、1988、1999年）曾先后于1988、1992、1996、2002年荣获四次国家级奖励，含优秀教材奖、优秀教材特等奖、科技进步二等奖和优秀教材一等奖。主持研究的“优化电子技术基础课程建设”项目获1989年国家级优秀教学研究成果奖。

　　在科研方面，康华光教授主要从事交叉学科的研究，如生物医学信息的检测与分析以及细胞电生理研究。建立了国内第一个具有国际先进水平的细胞信使实验室。主持了多项国家级科研课题，开展国内、国际交流与合作，成绩卓著。培养了博士、硕士生40余名。发表了多篇学术论文和专著《膜片钳技术及其应用》（科学出版社，2002年）。

【目录】

1 数字逻辑概论

1.1 数字电路与数字信号

1.1.1 数字技术的发展及其应用

1.1.2 数字集成电路的分类及特点

1.1.3 模拟信号和数字信号

1.1.4 数字信号的描述方法

1.2 数制

1.2.1 十进制

1.2.2 二进制

1.2.3 十一二进制之间的转换

1.2.4 十六进制和八进制

1.3 二进制数的算术运算

1.3.1 无符号二进制数的算术运算

1.3.2 带符号二进制数的减法运算

1.4 二进制代码

1.4.1 二一十进制码

1.4.2 格雷码

1.4.3 ASCII码

1.5 二值逻辑变量与基本逻辑运算

1.6 逻辑函数及其表示方法

小结

习题

2 逻辑代数与硬件描述语言基础

2.1 逻辑代数

2.1.1 逻辑代数的基本定律和恒等式

2.1.2 逻辑代数的基本规则

2.1.3 逻辑函数的代数化简法

2.2 逻辑函数的卡诺图化简法

2.2.1 最小项的定义及其性质

2.2.2 逻辑函数的最小项表达式

2.2.3 用卡诺图表示逻辑函数

2.2.4 用卡诺图化简逻辑函数

2.3 硬件描述语言Verilog HDL基础

2.3.1 Verilog的基本语法规则

2.3.2 变量的数据类型

2.3.3 Verilog程序的基本结构

2.3.4 逻辑功能的仿真与测试

小结

习题

3 逻辑门电路

3.1 MOS逻辑门电路

3.1.1 数字集成电路简介

3.1.2 逻辑电路的一般特性

3.1.3 MOS开关及其等效电路

3.1.4 CMOS反相器

3.1.5 CMOS逻辑门电路

3.1.6 CMOS漏极开路门和三态输出门电路

3.1.7 CMOS传输门

3.1.8 CMOS逻辑门电路的技术参数

3.1.9 NMOS门电路

3.2 TTL逻辑门电路

3.2.1 BJT的开关特性

3.2.2 基本BJT反相器的动态性能

3.2.3 TTL反相器的基本电路

3.2.4 TTL逻辑门电路

3.2.5 集电极开路门和三态门电路

3.2.6 BiCMOS门电路

3.2.7 改进型TTL门电路——抗饱和TTL电路

*3.3 射极耦合逻辑门电路

*3.4 砷化镓逻辑门电路

3.5 逻辑描述中的几个问题

3.5.1 正负逻辑问题

3.5.2 基本逻辑门电路的等效符号及其应用

3.6 逻辑门电路使用中的几个实际问题

3.6.1 各种门电路之间的接口问题

3.6.2 门电路带负载时的接口电路

3.6.3 抗干扰措施

3.7 用Vefilog HDL描述逻辑门电路

3.7.1 CMOS门电路的Verilog建模

3.7.2 CMOS传输门电路的Verilog建模

小结

习题

4 组合逻辑电路

4.1 组合逻辑电路的分析

4.2 组合逻辑电路的设计

4.3 组合逻辑电路中的竞争冒险

4.3.1 产生竞争冒险的原因

4.3.2 消去竞争冒险的方法

4.4 若干典型的组合逻辑集成电路

4.4.1 编码器

4.4.2 译码器／数据分配器

4.4.3 数据选择器

4.4.4 数值比较器

4.4.5 算术运算电路

4.5 组合可编程逻辑器件

4.5.1 PLD的结构、表示方法及分类

4.5.2 组合逻辑电路的PLD实现

4.6 用Verilog HDL描述组合逻辑电路

4.6.1 组合逻辑电路的门级建模

4.6.2 组合逻辑电路的数据流建模

4.6.3 组合逻辑电路的行为级建模

小结

习题

5 锁存器和触发器

5.1 双稳态存储单元电路

5.1.1 双稳态的概念

5.1.2 双稳态存储单元电路

5.2 锁存器

5.2.1 SR锁存器

5.2.2 D锁存器

5.3 触发器的电路结构和工作原理

5.3.1 主从触发器

5.3.2 维持阻塞触发器

5.3.3 利用传输延迟的触发器

5.3.4 触发器的动态特性

5.4 触发器的逻辑功能

5.4.1 D触发器

5.4.2 JK触发器

5.4.3 T触发器

5.4.4 SR触发器

5.4.5 D触发器功能的转换

5.5 用Verilog HDL描述锁存器和触发器

5.5.1 时序电路建模基础

5.5.2 锁存器和触发器的Verilog建模实例

小结

习题

6 时序逻辑电路

6.1 时序逻辑电路的基本概念

6.1.1 时序逻辑电路的模型与分类

6.1.2 时序电路逻辑功能的表达

6.2 同步时序逻辑电路的分析

6.2.1 分析同步时序逻辑电路的一般步骤

6.2.2 同步时序逻辑电路分析举例

6.3 同步时序逻辑电路的设计

6.3.1 设计同步时序逻辑电路的一般步骤

6.3.2 同步时序逻辑电路设计举例

6.4 异步时序逻辑电路的分析

6.5 若干典型的时序逻辑集成电路

6.5.1 寄存器和移位寄存器

6.5.2 计数器

6.6 用Verilog HDL描述时序逻辑电路

6.6.1 移位寄存器的Vernog建模

6.6.2 计数器的Verilog建模

6.6.3 状态图的Vemog建模

6.7 时序可编程逻辑器件

6.7.1 时序可编程逻辑器件中的宏单元

6.7.2 时序可编程逻辑器件的主要类型

6.7.3 通用阵列逻辑GAL

……

7 存储器，复杂可编程器件和现场可编程门阵列

8 脉冲波形的变换与产生

9 数模与模数转换器

*10 数字系统设计基础