基于Verilog
正版新书 新华官方库房直发 可开电子发票
¥
46.98
8.1折
¥
58
全新
库存2件
作者赵科主编
出版社中国铁道出版社有限公司
ISBN9787113285036
出版时间2021-12
版次1
装帧平装
开本16开
纸张胶版纸
页数296页
字数472千字
定价58元
货号SC:9787113285036
上书时间2024-12-04
商品详情
- 品相描述:全新
-
全新正版 提供发票
- 商品描述
-
内容简介:
本书根据课堂教学、实验操作要求并通过远程云端硬件实验平台呈现,以提高学生的实际工程设计能力为目的,深入浅出地介绍了基于Verilog HDL的数字系统设计。全书共分8章,分别是:EDA技术概述,Verilog HDL语言基础,组合逻辑电路设计,时序逻辑电路设计,时序状态机设计,存储器设计,常用接口电路设计,复杂数字电路系统设计,附录为远程云端实验平台简介。本书按照知识递进、难度递进的原则组织内容,通过大量完整的实例讲解了基于远程云端硬件实验平台的Verilog HDL数字系统设计的基本原理、概念和方法。本书主要面向高等院校应用型本科EDA技术和FPGA应用开发等课程,推荐作为电子、通信、自动化、电气等学科专业与相关实践指导课的授课教材或主要参考书,同时也可以作为参加电子设计竞赛的高年级学生、从事数字电路设计的工程人员的自学参考书,还可作为智能硬件应用开发1+X证书项目高级证书的培训配套教材。
目录:
第1章 EDA技术概述
1.1 EDA技术及其发展
1.2 硬件描述语言
1.3 EDA设计工具
1.4 可编程逻辑器件
小结
习颢
第2章 Verilog HDL语言基础
2.1 程序结构
2.1.1 硬件描述语言简介
2.1.2 Verilog 基本程序结构
2.2 基本语法
2.2.1 基本语法规则
2.2.2 常量及其表示
2.2.3 变量及其数据类型
2.2.4 表达式
2.2.5 运算符及其优先级
2.3 描述方式
2.3.1 结构化描述
2.3.2 数据流描述
2.3.3 行为描述
2.3.4 描述形式与电路建模
2.4 逻辑仿真
2.4.1 Testbench简介
2.4.2 激励信号
2.4.3 系统自定义函数和任务
小结
习题
第3章 组合逻辑电路设计
3.1 编码器
3.1.1 普通编码器
3.1.2 优先编码器
3.2 译码器
3.2.1 二进制译码器
3.2.2 显示译码器
3.3 数据选择器
3.3.1 二选一数据选择器
3.3.2 四选一数据选择器
3.4 数据分配器
3.5 数值比较器
3.6 加法器
3.7 算术逻辑单元
小结
习题
第4章 时序逻辑电路设计
4.1 时序逻辑电路建模基础
4.2 锁
...
— 没有更多了 —
全新正版 提供发票
以下为对购买帮助不大的评价