EDA技术与Verilog HDL

图书标准信息

• 作者 潘松、黄继业、陈龙 著
• 出版社 清华大学出版社
• 出版时间 2010-04
• 版次 1
• ISBN 9787302222705
• 定价 38.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 398页
• 字数 604千字
• 正文语种 简体中文

【内容简介】

　　《EDA技术与VerilogHDL》根据课堂教学和实验操作的要求，以提高实际工程设计能力为目的，深入浅出地对EDA技术、VerilogHDL硬件描述语言、FPGA开发应用及相关知识做了系统和完整的介绍，使读者通过《EDA技术与VerilogHDL》的学习并完成推荐的实验，能初步了解和掌握EDA的基本内容及实用技术。
　　全书包括4部分：第一部分介绍EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理；第二部分以向导的形式和实例为主的方法介绍多种不同的设计输入方法；第三部分介绍Verilog的设计优化；第四部分详述基于EDA技术的典型设计项目。各章都安排了习题和针对性较强的实验与设计。书中列举的大部分Verilog设计实例和实验示例实现的EDA工具平台是QuartusII9.X，硬件平台是CycloneIII系列FPGA，并在EDA实验系统上通过了硬件测试。
　　《EDA技术与VerilogHDL》对于EDA技术和硬件描述语言的介绍具有系统性、完整性和相对独立性，故其定位既是EDA课程的课本，也是面向对应专业就业和深造而必需的EDA技术速成教程。
　　《EDA技术与VerilogHDL》可作为高等院校电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等专业的本科生或研究生的电子设计、EDA技术课程和Verilog硬件描述语言的教材及实验指导书，同时也可作为相关专业技术人员的自学参考书。
　　《EDA技术与VerilogHDL》提供相关的重要资料，包括授课课件、实验指导课件、实验示例源文件和设计，读者可以通过清华大学出版社网站下载或作者的网站索取。

【目录】

第1章概述1
1.1EDA技术及其发展1
1.2EDA技术实现的目标3
1.3硬件描述语言VerilogHDL4
1.4其他常用硬件描述语言5
1.5HDL综合6
1.6基于HDL的自顶向下设计方法8
1.7EDA技术的优势11
1.8EDA的发展趋势12
习题14

第2章EDA设计流程及其工具15
2.1FPGA/CPLD开发流程15
2.1.1设计输入（原理图/HDL文本编辑）15
2.1.2综合16
2.1.3适配17
2.1.4时序仿真与功能仿真17
2.1.5编程下载18
2.1.6硬件测试18
2.2ASIC及其设计流程18
2.2.1ASIC设计方法简介18
2.2.2一般ASIC设计的流程20
2.3常用EDA工具21
2.3.1设计输入编辑器22
2.3.2HDL综合器22
2.3.3仿真器23
2.3.4适配器24
2.3.5下载器25
2.4QuartusII简介25
2.5IP核简介26
习题28

第3章FPGA/CPLD结构与应用29
3.1概述29
3.1.1可编程逻辑器件的发展历程29
3.1.2可编程逻辑器件的分类30
3.2简单PLD原理31
3.2.1电路符号表示31
3.2.2PROM32
3.2.3PLA34
3.2.4PAL35
3.2.5GAL36
3.3CPLD的结构与工作原理38
3.4FPGA结构与工作原理41
3.4.1查找表逻辑结构42
3.4.2CycloneIII系列器件的结构与原理42
3.5硬件测试技术48
3.5.1内部逻辑测试48
3.5.2JTAG边界扫描测试48
3.5.3嵌入式逻辑分析仪52
3.6FPGA/CPLD产品概述52
3.6.1Lattice公司的CPLD器件系列52
3.6.2Xilinx公司的FPGA和CPLD器件系列53
3.6.3Altera公司的FPGA和CPLD器件系列55
3.6.4Actel公司的FPGA器件58
3.6.5Altera公司的FPGA配置方式与配置器件58
3.7编程与配置59
3.7.1使用JTAG的CPLD在系统编程60
3.7.2使用JTAG在线配置FPGA61
3.7.3FPGA专用配置器件61
3.7.4使用单片机配置FPGA63
3.7.5使用CPLD配置FPGA64
习题64

第4章VerilogHDL设计初步66
4.1组合电路的VerilogHDL描述66
4.1.14选1多路选择器及其VerilogHDL描述166
4.1.24选1多路选择器及其VerilogHDL描述274
4.1.34选1多路选择器及其VerilogHDL描述376
4.1.44选1多路选择器及其VerilogHDL描述478
4.1.5简单加法器及其VerilogHDL描述79
4.2时序电路的VerilogHDL描述83
4.2.1边沿触发型D触发器及其Verilog描述84
4.2.2电平触发型锁存器及其Verilog描述85
4.2.3含异步清0和时钟使能结构的D触发器及其Verilog描述86
4.2.4含同步清0结构的D触发器及其Verilog描述87
4.2.5含异步清0的锁存器及其Verilog描述88
4.2.6Verilog的时钟过程描述注意要点88
4.2.7异步时序电路89
4.3计数器的VerilogHDL设计90
4.3.14位二进制加法计数器及其Verilog描述90
4.3.2功能更全面的计数器设计91
习题93

第5章QuartusII应用初步96
5.1基本设计流程96
5.1.1建立工作库文件夹和编辑设计文件96
5.1.2创建工程97
5.1.3编译前设置99
5.1.4全程编译100
5.1.5时序仿真101
5.1.6应用RTL电路图观察器104
5.2引脚设置与硬件验证105
5.2.1引脚锁定105
5.2.2编译文件下载106
5.2.3AS模式编程108
5.2.4JTAG间接模式编程配置器件108
5.2.5USB-Blaster编程配置器件使用方法110
5.2.6其他的锁定引脚方法110
5.3嵌入式逻辑分析仪使用方法112
5.4编辑SignalTapII的触发信号116
5.5原理图输入设计方法117
5.5.1层次化设计流程118
5.5.2应用宏模块的多层次原理图设计121
5.5.374系列宏模块逻辑功能真值表查询125
习题125
实验与设计126
5-1设计含异步清0、同步加载与时钟使能的计数器126
5-24选1多路选择器设计实验127
5-3采用原理图输入法设计8位全加器128
5-4十六进制7段数码显示译码器设计128
5-5采用原理图输入法设计8位十进制显示的频率计130
5-6数码扫描显示电路设计130

第6章VerilogHDL设计进阶132
6.1过程结构中的赋值语句132
6.1.1过程中的阻塞式赋值132
6.1.2过程中的非阻塞式赋值133
6.1.3进一步了解阻塞式和非阻塞式赋值的内在规律134
6.2过程语句归纳138
6.3移位寄存器之VerilogHDL设计141
6.3.1含同步并行预置功能的8位移位寄存器设计142
6.3.2移位模式可控的8位移位寄存器设计143
6.3.3使用移位操作符设计移位寄存器144
6.3.4使用循环语句设计乘法器145
6.4if语句概述149
6.5双向和三态电路设计152
6.5.1三态控制电路设计152
6.5.2双向端口设计153
6.5.3三态总线电路设计154
6.6不同类型的分频电路设计156
6.6.1同步加载分频电路设计157
6.6.2异步加载分频电路设计159
6.6.3异步清0分频电路设计159
6.6.4同步清0分频电路设计160
6.7半整数与奇数分频电路设计161
6.8VerilogHDL的RTL表述162
6.8.1行为描述163
6.8.2数据流描述164
6.8.3结构描述164
习题165
实验与设计166
6-1半整数与奇数分频器设计166
6-2简易分频器设计166
6-3VGA彩条信号显示控制电路设计167
6-4基于时序电路的移位相加型8位硬件乘法器设计170
6-5移位寄存器设计171
6-6串/并转换数码静态显示控制电路设计172
6-7并/串转换扩展输入口电路设计172

第7章宏功能模块与IP应用173
7.1宏功能模块概述173
7.1.1知识产权核的应用173
……
第8章Verilog有限状态机设计219
第9章VerilogHDL基本要素与语句259
第10章系统优化、时序分析和Synplify应用289
第11章Verilog仿真验证326
第12章SOPC技术359
附录AEDA开发系统相关软硬件简介388
A.1KX_7C5E+型EDA开发系统配置及实验简介388
A.2辅助开发板A使用简介391
A.3辅助开发板B使用简介393
A.4KX_PK4等系列EDA实验开发系统实验图394
A.5MIF文件生成器使用方法396
参考文献399