深入浅出玩转FPGA(第3版)【博客藏经阁丛书】

图书标准信息

• 作者 吴厚航 著
• 出版社 北京航空航天大学出版社
• 出版时间 2017-05
• 版次 3
• ISBN 9787512423794
• 定价 55.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 319页
• 字数 448千字

【内容简介】

　　深入浅出玩转FPGA(第3版)【博客藏经阁丛书】

 

　　本书收集整理了作者在FPGA项目实践中的经验点滴。书中既有常用FPGA设计方法和技巧的探讨,引领读者掌握FPGA设计的精髓;也有很多生动的项目案例分析,帮助读者加深对重要知识点的理解,并且这些案例大都以特定的工程项目为依托,有一定的借鉴价值。此外,本书还有多个完整的项目工程实例,让读者从系统角度理解FPGA的开发流程。本书从工程实践出发,旨在引领读者学会如何在FPGA的开发设计过程中发现问题、分析问题并解决问题。本书的主要读者对象为电子、计算机、控制及信息等相关专业的在校学生、从事FPGA/CPLD开发设计的电子工程师以及所有电子设计制作的爱好者们。

 

【作者简介】

吴厚航，（网名：同学）具有10年的fpga设计和板级硬件开发经历，专注于fpga在数据采集、时序产生、传输通信等方面的应用。擅长记录、分析并结各种经验与，撰写并分享了上千篇fpga相关博文。活跃于各大电子技术的fpga社区或版块，个人技术博客深受广大网友的喜爱。

【目录】

部分  基础普及
1  初识fpga
一、关于fpga的一些基本概念
二、关于fpga的基本结构
2  应用领域
一、逻辑黏合与实时控制
二、信号采集处理与协议实现
三、原型验证系统、片上系统与其他应用
3  开发流程
一、需求分析到模块划分
二、设计输入到综合优化
三、实现到时序收敛
四、测试到板级调试
第二部分  基本语法
4  语法学的经验之谈
5  可综合的语法子集
一、模块声明类语法：module…endmodule
二、端声明：input，output，inout
三、参数定义：parameter
四、信号类型：wire，reg等
五、比较判断：if…else，case…default…endcase
六、循环语句：for
七、任务定义：taskendtask
八、连续赋值：assign，问号表达式(？：)
九、always模块
十、运算作符
十一、赋值符号：＝和＜＝
6  代码书写规范
一、代码书写规范
二、标识符
三、格式
四、注释
7  代码风格
一、代码风格概述
二、寄存器电路的设计方式
三、同步以及时钟的设计原则
四、双向引脚的控制代码
五、提升系统能的代码风格
第三部分  设计与思想
8  漫谈机设计
一、机的基本概念
二、3种不同机写法
9  复位设计
一、异步复位与同步复位
二、复位与亚稳态
三、异步复位、同步释放
四、pll配置后的复位设计
10  fpga重要设计思想及工程应用
一、速度和面积互换原则
二、乒乓作及串／并转换设计
三、流水线设计
四、逻辑复制与模块复用
五、模块化设计
六、时钟设计
11  基于fpga的跨时钟域信号处理
一、同步设计思想
二、单向控制信号检测
三、专用握手信号
四、搞定亚稳态
五、借助于存储器
第四部分  测试
12  简单的testbench设计
一、testbench概述
二、基本testbench的搭建
13  testbench书写
一、封装有用的子程序
二、关于变量的定义
三、hdl的并行
四、结构化testbench
五、读／写紊乱
六、止同时调用task
14  测试用例设计
一、模拟串自收发通信
二、乘法器全覆盖测试
三、可重用mcu读／写设计
第五部分  时序分析
15  时序分析基础
一、基本的时序分析理论
二、时钟、建立时间和保持时间
三、基本时序路径分析
四、reg2reg路径的时序分析
16  reg2pin时序分析案例
17  pin2reg时序分析案例
18  基于timequest的时序分析
一、从technology map viewer分析clock setup slack
二、基于timequest的reg2reg之tb分析
三、添加时序例外
四、多周期约束的基本用法
五、quartusⅱ流水线均衡负载设置实例
六、读sram时序约束分析
七、源同步接的时序模型
八、recovery时序优化一例
九、基于chip nner的时序优化一例
第六部分  实践经验与感悟
19  系统架构思想
一、fpga到底能做什么
二、dma无处不在
三、图片显示速度测试报告
四、仲裁逻辑设计要点
五、硬件加速：用起来很美
六、数据吞吐量预估一例
七、fpg间通信
八、fpga+cpu：并行处理大行其道
20  实践应用
一、被综合掉的寄存器
二、vcrilog中宏定义位宽带来的问题
三、verilog代码可移植设计
四、cyclone器件全局时钟尽在掌控
五、cycloneⅲ原型开发调试
六、m4k使用率
七、榨干fpg上存储资源
八、存储器实现方式转换
九、关于maxⅱ上电和复位的一点讨论
十、基于a1tera fpga的lvds配置实例
十一、用fpga的差分输入实现a／d转换
十二、守株待兔，收效显著
21  板级调试
一、复用引脚，陷阱多多
二、epcs芯片的信号完整问题
三、都是i／o弱上拉惹的祸
四、被忽略的硬件常识——i／o电气特
五、pll专用输出引脚带来的反思
六、毛刺滤波的一些方法
七、基于fpga的lvds差分阻抗设计应用实例
八、使用fpga时钟展频技术搞定re测试
第七部分  项目案例
22  diy逻辑分析仪
一、背景介绍
二、功能需求及模块划分
三、数据采集、触发及存储
四、基于vga的显示界面设计
23  diy数码相框
一、背景介绍
二、功能需求及模块划分
三、spi接控制
四、sd卡数据存储结构与fat16文件系统
五、sd卡初始化及读作
六、sdram控制器设计
七、bmp格式图片显示
第八部分  网络杂文
24  苦练基本功
一、datasheet要看原版
二、开发工具要熟练
三、焊接功底要扎实
四、不要厌烦写文档
25  永远忠于年轻时的梦想
26  年轻正当时
27  fpga工程师：持守梦想or屈于现实
参文献