SystemVerilog硬件设计

图书标准信息

• 作者 （印）瓦伊巴夫·塔拉特（VaibbhavTaraate）
• 出版社 科学出版社
• 出版时间 2024-04
• 版次 1
• ISBN 9787030783837
• 定价 78.00元
• 装帧 平装
• 开本 16开
• 页数 288页
• 字数 360千字

【内容简介】

本书侧重于使用ytemverilog编写高效的rtl代码，通过大量示例代码展示如何使用ytemverilog进行硬件设计和验证。
全书共分15章，内容包括ytemverilog中的常量和数据类型、ytemverilog的硬件描述、ytemverilog中的面向对象编程、ytemverilog增强特、ytemverilog中的组合逻辑设计、ytemverilog中的时序逻辑设计、rtl设计和综合指南、复杂设计的rtl设计和策略、有限机、ytemverilog中的端和接、验证结构、验证技术和自动化、验证结构、验证案例等。
本书适合数字ic验证工程师阅读，也可以作为高等院校微电子、自动化、电子信息等相关专业师生的参用书。

【目录】

章绪论1

1.1asic设计流程2

1.2asic验证4

1.3verilog结构6

1.4systemverilog简介9

1.5用于硬件描述和验证的systemverilog10

1.6结和展望11

第2章systemverilog中的常量和数据类型13

2.1预定义门14

2.2结构级建模15

2.3systemverilog格式描述符16

2.4多位宽常量和拼位作17

2.5常量17

2.6数据类型21

2.7结和展望26

第3章systemverilog的硬件描述27

3.1如何开始学28

3.2线网数据类型31

……