二手正版搭建你的数字积木数字电路与逻辑设计 汤勇明
正版二手 可开发票
￥ 20.54 4.2折 ￥ 49 九品
库存19件
北京朝阳
认证卖家担保交易快速发货售后保障
作者汤勇明
出版社清华大学出版社
ISBN9787302466628
出版时间2017-06
装帧其他
开本16开
定价49元
货号9787302466628
上书时间2024-05-20
- 在售商品 暂无
- 平均发货时间 17小时
- 好评率 暂无
商品详情
- 品相描述：九品
- 商品描述
-
作者简介
汤勇明，教授，东南大学电子科学与工程学院副院长，先后参与完成了国家重点基础研究发展（973）计划项目、国家高技术发展（863）计划项目、国防科研项目、江苏省成果转化基金项目、靠前外企业合作项目等大量科研项目与课题。参与“电子系统设计”等多门课程的教学工作，所指导的本科生、研究生多次参加各类竞赛并获奖。主持和参与校教学改革项目多项，先后获江苏省教学成果奖一等奖和二等奖各1次，江苏省科技进步一等奖1次。发表靠前杂志、靠前会议论文多篇，先后被SCI、EI、ISTP等收录，出版著作1部，累计已获授权国家发明专利超过10项。
目录
第一部分 逻辑设计基础
第1章 逻辑设计概述及Vivado基础
1.1 逻辑设计概况
1.2 Verilog HDL语言基础
1.2.1 硬件描述语言概述
1.2.2 Verilog HDL语言要素和设计流程
1.3 PLD器件基础
1.3.1 可编程逻辑器件技术发展历程
1.3.2 FPGA和CPLD简介
1.3.3 Xilinx FPGA介绍
1.3.4 FPGA选型应该考虑的问题
1.4 Vivado开发环境及设计流程
1.4.1 Vivado功能介绍
1.4.2 Vivado用户界面介绍和菜单操作
1.4.3 Vivado开发流程
第2章 布尔代数和Verilog HDL基础
2.1 布尔代数
2.1.1 三种基本逻辑门
2.1.2 四种常用逻辑门
2.2 布尔定律
2.2.1 单变量布尔定律
2.2.2 双变量和三变量的布尔定律
2.3 布尔代数化简
2.3.1 公式法化简
2.3.2 卡诺图化简
2.4 Verilog HDL语言基础
2.4.1 Verilog HDL模块及端口
2.4.2 Verilog HDL数据类型声明
2.4.3 Verilog HDL运算操作
第3章 组合逻辑电路设计基础
3.1 组合电路中的always块
3.1.1 基本语法格式
3.1.2 过程赋值
3.1.3 变量的数据类型
3.1.4 简单实例
3.2 条件语句
3.2.1 ifelse语句
3.2.2 case语句
3.3 循环语句
3.3.1 for语句
3.3.2 repeat语句
3.3.3 while语句
3.3.4 forever语句
3.4 always块的一般编码原则
3.4.1 组合电路代码中常见的错误
3.4.2 组合电路中always块的使用原则
3.5 常数和参数
3.5.1 常数
3.5.2 参数
3.6 设计实例
3.6.1 多路选择器
3.6.2 比较器
3.6.3 译码器和编码器
3.6.4 十六进制数七段LED显示译码器
3.6.5 二进制—BCD码转换器
3.7 练习题
第4章 时序电路设计基础
4.1 触发器和锁存器
4.1.1 基本D触发器
4.1.2 含异步复位的D触发器
4.1.3 含异步复位和同步使能的D触发器
4.1.4 基本锁存器
4.1.5 含清0控制的锁存器
4.2 寄存器
4.2.11 位寄存器
4.2.2 N位寄存器
4.2.3 寄存器组
4.3 移位寄存器
4.3.1 具有同步预置功能的8位移位寄存器
4.3.2 8位通用移位寄存器
4.4 计数器
4.4.1 简单的二进制计数器
4.4.2 通用二进制计数器
4.4.3 模m计数器
4.5 设计实例
4.5.1 数码管扫描显示电路
4.5.2 秒表
4.6 练习题
第5章 有限状态机设计基础
5.1 引言
5.1.1 有限状态机的特点
5.1.2 Mealy状态机和Moore状态机
5.1.3 有限状态机的表示方法
5.2 有限状态机代码实现
5.3 设计实例
5.3.1 序列检测器设计
5.3.2 ADC采样控制电路设计
5.3.3 按键消抖电路设计
5.4 课程练习
第6章 逻辑设计工程技术基础
6.1 数字电路稳定性
6.2 组合逻辑与毛刺
6.2.1 组合逻辑设计中的毛刺现象
6.2.2 组合逻辑设计中毛刺的处理
6.3 异步设计与毛刺
6.3.1 异步时序电路中的毛刺现象
6.3.2 异步时序电路中毛刺的处理
6.4 Verilog HDL设计中的编程风格
6.4.1 强调代码编写风格的必要性
6.4.2 强调编写规范的宗旨
6.4.3 变量及信号命名规范
6.4.4 编码格式规范
6.5 Xilinx开发环境中的其他逻辑设计辅助工具
第二部分 常用逻辑设计模块
第7章 Vivado数字积木流程
7.1 IP基础
7.2 打包属于自己的IP
7.3 IP设计示例——二进制转格雷码
7.4 练习题
第8章 串行通信接口控制器
8.1 UART串口通信协议及控制器设计
8.1.1 UART协议介绍
8.1.2 UART协议实例
8.2 PS/2协议及实例设计
8.2.1 PS/2协议介绍
8.2.2 PS/2设计实例
8.3 SPI同步串行总线协议及控制器设计
8.3.1 SPI协议介绍
8.3.2 SPI控制器模块实例
8.4 I2C两线式串行总线协议及控制器设计
8.4.1 I2C协议介绍
8.4.2 I2C模块设计实例
8.5 练习题
第9章 RAM接口控制器
9.1 内部存储器
9.1.1 FIFO
9.1.2 单端口RAM设计
9.1.3 双端口RAM设计
9.2 外部存储器
9.2.1 DRAM介绍
9.2.2 DDR SDRAM原理
9.2.3 DDR SDRAM控制器原理
9.3 练习题
第10章 字符点阵显示模块接口控制器
10.1 字符型液晶控制器设计
10.1.1 LCD原理
10.1.2 字符型LCD1602模块
10.1.3 字符型液晶模块显示实例
10.2 点阵OLED控制器设计
10.2.1 OLED原理
10.2.2 OLED驱动原理
10.2.3 OLED显示实例
10.3 练习题
第11章 VGA接口控制器
11.1 CRT显示器原理
11.2 VGA控制器设计
11.2.1 VGA视频接口的概念
11.2.2 VGA的接口信号
11.2.3 行同步和场同步
11.3 VGA接口设计实例
11.3.1 VGA显示条纹和棋盘格图像
11.3.2 VGA图像显示实例(文字/图片显示或者数码相框)
11.3.3 VGA IP的使用
11.4 练习题
第12章 数字图像采集
12.1 数字图像采集概述
12.2 系统设计原理
12.2.1 系统架构
12.2.2 OV7725芯片介绍
12.2.3 OV7725 SCCB协议
12.2.4 OV7725配置寄存器
12.2.5 OV7725图像采集
12.2.6 Block RAM存储单元
12.2.7 VGA显示的实现
12.3 模块搭建与综合实现
12.4 系统调试及板级验证
12.4.1 引脚分配
12.4.2 模块连接
12.5 练习题
第三部分 逻辑系统设计案例
第13章 数字逻辑系统设计案例：数字钟
13.1 数字钟设计案例
13.1.1 实验原理
13.1.2 实验设计流程
13.2 基于集成逻辑分析仪的调试
13.3 约束设计
13.3.1 物理约束
13.3.2 时序约束
13.4 练习题
第14章 单周期处理器设计实例
14.1 单周期处理器体系架构简介
14.1.1 单周期处理器指令集简介
14.1.2 单周期处理器系统结构
14.2 设计流程
14.2.1 实验原理
14.2.2 设计与验证
第15章 数字信号处理实例：FIR滤波器
15.1 FIR滤波器简介
15.2 基于HLS的FIR滤波器实现流程
15.3 工程测试
15.4 生成IP
15.5 练习题
第16章 数字图像处理设计案例
16.1 项目概述
16.2 硬件介绍
16.3 模块介绍
16.3.1 RGB转HSV模块
16.3.2 Color Detect色彩检测及坐标计算
16.4 舵机控制模块
16.5 实例实现过程
16.6 板级验证
16.7 练习题
第17章 大学生FPGA设计案例
17.1 逻辑控制
17.2 图像处理
17.2.1 VGA控制颜色
17.2.2 视力表
17.2.3 手部运动检测系统
17.3 仪表仪器
17.3.1 数字示波器
17.3.2 逻辑分析仪
17.3.3 波形发生器
17.4 其他
第18章 Xilinx资源导读
18.1 获取本书参考例程
18.1.1 Github介绍及使用
18.1.2 OpenHW介绍
18.1.3 Xilinx各类比赛
18.2 Xilinx网站
18.2.1 FPGA应用与解决方案
18.2.2 文档资料查找
18.2.3 Vivado工具和License的下载以及更新
18.2.4 问题的查找
18.2.5 Xilinx社区
18.3 视频教程
18.4 Vivado学习参考文档
参考文献
内容摘要
汤勇明、张圣清、陆佳华编著的《搭建你的数字积木（数字电路与逻辑设计VerilogHDL&Vivado版高等学校电子信息类专业系列教材）》系统论述了数字电路与逻辑设计的理论、方法与实践技术。全书基于VerilogHDL与Vivado开发环境，共18章，详尽介绍了如下内容：逻辑设计与Vivado基础、布尔代数与VerilogHDL基础、组合逻辑电路设计基础、时序逻辑电路设计基础、有限状态机设计基础、逻辑设计工程技术基础、Vivado数字积木流程、串行通信接口控制器、RAM接口控制器、字符点阵显示模块接口控制器、VGA接口控制器、数字图像采集、数字逻辑系统设计案例、单周期CPU设计案例、数字信号处理设计案例（FIR）、数字图像处理设计案例、大学生FPGA设计案例以及Xilinx资源导读。
为便于教师和广大读者学习与动手实践，本书配套提供了教学课件、教学视频及程序代码等教学资源。
本书适合作为普通高等院校电子信息类、电气信息类、自动化类专业的本科生教材，也可作为相关专业研究生参考教材，并适合作为电子与电气工程技术领域的科研工程技术人员的参考用书。
— 没有更多了 —
以下为对购买帮助不大的评价