开源软核处理器openrisc的sopc设计 编程语言 徐敏//孙恺//潘峰 新华正版
¥
19.04
6.8折
¥
28
全新
库存7件
作者徐敏//孙恺//潘峰
出版社北京航空航天大学出版
ISBN9787811241952
出版时间2008-04
装帧平装
开本16
定价28元
货号xhwx_10887723
上书时间2024-10-03
商品详情
- 品相描述:全新
-
正版特价新书
- 商品描述
-
目录:
处理器概述
1.1 从soc到sopc
1.3 常用软核处理器概述
1.2.1 leon系列
1.2.2 altera公司的niosii
1.2.3 opencores组织的openrisc系列
第2章 or1200软核的配置
2.1 or1200软核的架构
2.2 or1200软核的组成
2.3 or1200软核的配置
第3章 wishbone片上线
3.1 wishbone线概述
3.2 wishbone线信号和时序
3.2.1 wishbone线信号
3.2.2 wishbone线循环
3.2.3 wishbone互连接、结构及工作
3.2.4 wishbone主设备和从设备模型
第4章 软件开发工具的安装和使用
4.1 gnu交编译环境的组成和建立
4.1.1 交编译
4.1.2 binutils
4.1.3 gcc
4.1.4 gdb
4.1.5描述文件
4.2 make和makefile的使用
4.2.1 makefile的基本结构
4.2.2 makefile的变量
4.2.3 隐含规则
4.2.4 make的命令行选项
4.3 加深对makefile的理解
4.3.1 汇编语言
4.3.2 c语言
4.4 orlk系列cpu的体系结构模拟器orlksim
第5章 片内存储器和i/o控制器的设计
5.1 fpga的ram块资源
5.1.1 ram块的使用
5.1.2 cyeloneli的ram块
5.1.3 单ram块的描述方法
5.1.4 简单双ram块的描述方法
5.1.5 单rom块的描述方法
5.2 i/o控制器的结构和功能
5.2.1 通用i/o控制器
5.2.2 简i/o控制器
5.3 orp概念及其定义
5.4 设计与wishbone兼容的ram和rom模块
5.4.1 ram模块
5.4.2 rom模块
5.5 简i/o控制器及综合结果分析
5.5.1 简i/o控制器
5.5.2 综合结果分析
5.6 小系统的建立、编译和
5.6.1 小系统的建立
5.6.2 编写程序
5.6.3
第6章 debug接的实现
6.1 jtag和标准
6.1.1 jtag简介
6.1.2 基本单元
6.1.3 体结构
6.1.4 tap机
6.1.5 应用
6.2 调试模块的结构及其与or1200的连接方法
6.2.1 dbgi简介
6.2.2 dbgi结构
6.2.3 i/o端
6.2.4 寄存器
6.2.5 链结构
6.2.6 未来发展
6.3 dbgi的集成和板级功能
6.3.1 dbgi的集成
6.3.2 板级功能
6.4 gdb、jtag、gdbserver、orlksim的工作
6.4.1 gdb
6.4.2 gdb和jtag server
6.4.3 gdb和gdbserver
6.4.4 gdb和orlksim
6.4.5 jtag协议
6.5 使用gdb和jtag server进行debug接的调试
6.6 使用ddd进行可视化调试
第7章 uartl6550内核的结构和使用
7.1 uart的概念、功能和发展
7.2 uart的通信模式、数据格式和流控制
7.2.1 通信模式
7.2.2 数据格式
7.2.3 流控制
7.3 标准uart 16550
7.3.1 特
7.3.2 接和结构
7.3.3 寄存器
7.4 兼容16550的uart ip core
7.5 or1200的异常和外部中断处理
7.6 集成带有uart的系统
7.6.1 集成
7.6.2 编程
7.7 带有uart的系统
7.8 验证带有uart的系统
第8章 sdram的时序和控制器
8.1 sram与dram
8.1.1 sram
8.1.2 is61lv25616
8.1.3 dram
8.1.4 sram和dram比较
8.2 sdram的结构和控制时序
8.2.1 结构
8.2.2 命令和初始化
8.2.3 模式寄存器
8.2.4 bank行激活
8.2.5 读/写时序
8.2.6 自动刷新
8.3 sdram控制器wb_sdram
8.4 集成和存储系统
8.4.1 存储器模型
8.4.2 system_sdram.v
8.4.3 ar2000_sdram.v
8.4.4 ar2000_sdram_bench.v
8.4.5 结构
8.4.6
8.5 验证存储系统
第9章 外部异步线控制器的设计
9.1 异步线控制器的结构和功能
9.1.1 异步线的组成
9.1.2 异步线的读/写时序
9.2 编写异步线控制器
9.2.1 编写代码
9.2.2 i/o端
9.3 异步线控制器的
9.4 集成和存储系统
9.4.1 存储器模型
9.4.2 system_eabus.v
9.4.3 ar2000_eabus.v
9.4.4 ar2000_eabus_bench.v
9.4.5 结构
9.4.6 编程
9.4.7
0章 orpmon的功能和实现
10.1 c语言函数接
10.1.1 寄存器使用
10.1.2 堆栈帧
10.1.3 参数传递和返回值
10.2 orpmon的基本功能及其实现方法
10.2.1 orpmon
10.2.2 orpmon基本工作
10.2.3 特殊功能寄存器作
10.3 orpmon的移植
10.3.1 源代码
10.3.2 文件
10.4 orpmon的
10.5 orpmon的运行
10.6 使用flash运行orpmon
1章 以太网控制器的结构和linux驱动
11.1 以太网的csma/cd和mii接
11.1.1 csma/cd
11.1.2 mii接
11.1.3 csma/cd的帧接收和发送过程
11.2 opencores的以太网控制器
11.2.1 以太网控制器简介
11.2.2 以太网控制器的接
11.2.3 以太网控制器的寄存器
11.2.4 缓冲描述符
11.3 以太网控制器的结构
11.3.1 控制器体结构
11.3.2 mii管理模块
11.3.3 接收模块
11.3.4 发送模块
11.3.5 控制模块
11.3.6 模块
11.3.7 寄存器模块
11.3.8 wishbone接模块
11.4 嵌入式linux简介
11.5 对linu行配置、修改、编译、下载和运行
11.6 使用0rpmon启动linux
11.6.1 设计可以启动linux的orpmon
11.6.2 固化linux
11.7 集成以太网控制器
11.7.1 system_eth.v
11.7.2 ar2000_eth.v
11.7.3验证以太网控制器
2章 lcd控制器的使用
12.1 opencores的vga/lcd控制器
12.2 vga/lcd控制器的接与寄存器
12.2.1 vga/lcd控制器的接
12.2.2 vga/lcd控制器的寄存器
12.3 vga/lcd控制器的使用方法
12.3.1 时序
12.3.2 像素彩
12.3.3 带宽需求
12.4 集成和vga/lcd控制器
12.5 验证vga/lcd控制器
3章 sbsram的时序和控制器设计
13.1 sbsram控制器的结构和功能
13.1.1 sbsram的概念
13.1.2 sbsram控制器的读/写作和时序
13.2 编写sbsram控制器
13.3 sbsram控制器的
13.4 集成ssram控制器
13.4.1 system_ssram.v
13.4.2 ar2000_ssram.v
13.5 验证ssram控制器
附录 up-sopc2000科研台
参文献
内容简介:
程系统(ytemonprogrammablechip,opc)已经成为嵌入式系统的发展方向。本书介绍基于源代码开放的openric1200(以下简称or1200)软核处理器的opc设计方法。本书分为两部分,部分介绍or1200软核处理器的架构和配置、wihbone线的标准及or1200软核处理器软硬件开发环境的建立;第二部分以具体实例说明如何使用or1200软核处理器完成嵌入式设计,其中包括:调试接的实现、or1200控制片内存储器和i/o、串、dram、外部线、以太网、lcd及ram;另外还介绍如何在or1200上运行嵌入式linux,并针对第二部分给出部分源代码。
本书适合对opc或or1200软核处理器感兴趣的初学者使用,也可作为嵌入式系统设计人员的自学用书,或作为相关专业的教材和教师的参书。
— 没有更多了 —
以下为对购买帮助不大的评价