开源软核处理器OpenRisc的SOPC设计

图书标准信息

• 作者 徐敏 著
• 出版社 北京航空航天大学出版社
• 出版时间 2008-03
• 版次 1
• ISBN 9787811241952
• 定价 28.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 246页
• 正文语种 简体中文
• 丛书 中国电子学会嵌入式专家委员会推荐丛书

【内容简介】

　　片上可编程系统（SystemOnProgrammableChip，SOPC）已经成为嵌入式系统的发展方向。《开源软核处理器OpenRisc的SOPC设计》介绍基于源代码开放的OpenRisc1200（以下简称OR1200）软核处理器的SOPC设计方法。《开源软核处理器OpenRisc的SOPC设计》分为两部分，第一部分介绍OR1200软核处理器的架构和配置、Wishbone总线的标准及OR1200软核处理器软硬件开发环境的建立；第二部分以具体实例说明如何使用OR1200软核处理器完成嵌入式设计，其中包括：调试接口的实现、OR1200控制片内存储器和I／O、串口、SDRAM、外部总线、以太网、LCD及SRAM；另外还介绍如何在OR1200上运行嵌入式Linux，并针对第二部分给出部分源代码。
　　《开源软核处理器OpenRisc的SOPC设计》适合对SOPC或OR1200软核处理器感兴趣的初学者使用，也可作为嵌入式系统设计人员的自学用书，或作为相关专业研究生的教材和教师的教学参考书。

【目录】

第1章SOPC及常用软核处理器概述
1.1从SoC到SOPC
1.3常用软核处理器概述
1.2.1LEON系列
1.2.2Altera公司的NiosII
1.2.3OpenCores组织的OpenRisc系列

第2章OR1200软核的配置
2.1OR1200软核的架构
2.2OR1200软核的组成
2.3OR1200软核的配置

第3章Wishbone片上总线
3.1Wishbone总线概述
3.2Wishbone总线信号和时序
3.2.1Wishbone总线信号
3.2.2Wishbone总线循环
3.2.3Wishbone互连接口、结构及工作原理
3.2.4Wishbone主设备和从设备模型

第4章软件开发工具的安装和使用
4.1GNU交叉编译环境的组成和建立
4.1.1交叉编译
4.1.2binutils
4.1.3GCC
4.1.4GDB
4.1.5链接描述文件
4.2make和Makefile的使用
4.2.1Makefile的基本结构
4.2.2Makefile的变量
4.2.3隐含规则
4.2.4make的命令行选项
4.3加深对Makefile的理解
4.3.1汇编语言
4.3.2C语言
4.4ORlk系列CPU的体系结构模拟器orlksim

第5章片内存储器和I／O控制器的设计
5.1FPGA内部的RAM块资源
5.1.1RAM块的使用
5.1.2CyelonelI的RAM块
5.1.3单口RAM块的描述方法
5.1.4简单双口RAM块的描述方法
5.1.5单口ROM块的描述方法
5.2I／O控制器的结构和功能
5.2.1通用I／O控制器
5.2.2最简I／O控制器
5.3ORP概念及其定义
5.4设计与Wishbone兼容的RAM和ROM模块
5.4.1RAM模块
5.4.2ROM模块
5.5最简I／O控制器及综合结果分析
5.5.1最简I／O控制器
5.5.2综合结果分析
5.6最小系统的建立、编译和仿真
5.6.1最小系统的建立
5.6.2编写程序
5.6.3仿真

第6章Debug接口的实现
6.1JTAG原理和标准
6.1.1JTAG简介
6.1.2基本单元
6.1.3总体结构
6.1.4TAP状态机
6.1.5应用
6.2调试模块的结构及其与OR1200的连接方法
6.2.1DBGI简介
6.2.2DBGI结构
6.2.3I／O端口
6.2.4内部寄存器
6.2.5链结构
6.2.6未来发展
6.3DBGI的集成和板级功能仿真
6.3.1DBGI的集成
6.3.2板级功能仿真
6.4GDB、JTAG、GDBServer、orlksim的工作原理
6.4.1GDB
6.4.2GDB和JTAGServer
6.4.3GDB和GDBServer
6.4.4GDB和orlksim
6.4.5JTAG协议
6.5使用GDB和JTAGServer进行Debug接口的调试
6.6使用DDD进行可视化调试

第7章UARTl6550内核的结构和使用
7.1UART的概念、功能和发展
7.2UART的通信模式、数据格式和流控制
7.2.1通信模式
7.2.2数据格式
7.2.3流控制
7.3工业标准UART16550
7.3.1特性
7.3.2接口和结构
7.3.3寄存器
7.4兼容16550的UARTIPCore
7.5OR1200的异常和外部中断处理
7.6集成带有UART的系统
7.6.1集成
7.6.2编程
7.7仿真带有UART的系统
7.8验证带有UART的系统

第8章SDRAM的时序和控制器
8.1SRAM与DRAM
8.1.1SRAM
8.1.2IS61LV25616
8.1.3DRAM
8.1.4SRAM和DRAM比较
8.2SDRAM的内部结构和控制时序
8.2.1结构
8.2.2命令和初始化
8.2.3模式寄存器
8.2.4Bank行激活
8.2.5读／写时序
8.2.6自动刷新
8.3SDRAM控制器wb_sdram
8.4集成和仿真存储系统
8.4.1存储器模型
8.4.2system_sdram.v
8.4.3ar2000_sdram.v
8.4.4ar2000_sdram_bench.v
8.4.5结构
8.4.6仿真
8.5验证存储系统

第9章外部异步总线控制器的设计
9.1异步总线控制器的结构和功能
9.1.1异步总线的组成
9.1.2异步总线的读／写时序
9.2编写异步总线控制器
9.2.1编写代码
9.2.2I／O端口
9.3异步总线控制器的仿真
9.4集成和仿真存储系统
9.4.1存储器模型
9.4.2system_eabus.v
9.4.3ar2000_eabus.v
9.4.4ar2000_eabus_bench.v
9.4.5结构
9.4.6编程
9.4.7仿真

第10章ORPMon的功能和实现
10.1C语言函数接口
10.1.1寄存器使用
10.1.2堆栈帧
10.1.3参数传递和返回值
10.2ORPMon的基本功能及其实现方法
10.2.1ORPMon
10.2.2ORPMon基本工作原理
10.2.3特殊功能寄存器操作
10.3ORPMon的移植
10.3.1源代码
10.3.2链接文件
10.4ORPMon的仿真
10.5ORPMon的运行
10.6使用Flash运行ORPMon

第11章以太网控制器的结构和Linux驱动
11.1以太网的CSMA／CD原理和MII接口
11.1.1CSMA／CD
11.1.2MII接口
11.1.3CSMA／CD的帧接收和发送过程
11.2OpenCores的以太网控制器
11.2.1以太网控制器简介
11.2.2以太网控制器的接口
11.2.3以太网控制器的寄存器
11.2.4缓冲描述符
11.3以太网控制器的内部结构
11.3.1控制器总体结构
11.3.2MII管理模块
11.3.3接收模块
11.3.4发送模块
11.3.5控制模块
11.3.6状态模块
11.3.7寄存器模块
11.3.8Wishbone接口模块
11.4嵌入式Linux简介
11.5对Linux进行配置、修改、编译、下载和运行
11.6使用0RPMon启动Linux
11.6.1设计可以启动Linux的ORPMon
11.6.2固化Linux
11.7集成以太网控制器
11.7.1system_eth.v
11.7.2ar2000_eth.v
11.7.3验证以太网控制器

第12章LCD控制器的使用
12.1OpenCores的VGA／LCD控制器
12.2VGA／LCD控制器的接口与寄存器
12.2.1VGA／LCD控制器的接口
12.2.2VGA／LCD控制器的寄存器
12.3VGA／LCD控制器的使用方法
12.3.1视频时序
12.3.2像素色彩
12.3.3带宽需求
12.4集成和仿真VGA／LCD控制器
12.5验证VGA／LCD控制器

第13章SBSRAM的时序和控制器设计
13.1SBSRAM控制器的结构和功能
13.1.1SBSRAM的概念
13.1.2SBSRAM控制器的读／写操作和时序
13.2编写SBSRAM控制器
13.3SBSRAM控制器的仿真
13.4集成SSRAM控制器
13.4.1system_ssram.v
13.4.2ar2000_ssram.v
13.5验证SSRAM控制器
附录UP-SOPC2000教学科研平台
参考文献