低功耗CMOS逐次逼近型模数转换器

图书标准信息

• 作者 朱樟明、杨银堂 著
• 出版社 科学出版社
• 出版时间 2015-09
• 版次 1
• ISBN 9787030454102
• 定价 68.00元
• 装帧 平装
• 开本 32开
• 纸张 其他
• 页数 236页
• 正文语种 简体中文

【内容简介】

《低功耗CMOS逐次逼近型模数转换器》系统介绍了低功耗CMOSSARA/D转换器设计所涉及的一些关键设计问题，包括体系结构、高层次模型、电容开关时序、关键电路技术、低压模拟电路、电容阵列布局等，对想深入低功耗CMOS混合信号集成电路设计的设计人员和研究人员具有很强的指导意义和实用性。《低功耗CMOS逐次逼近型模数转换器》所提出的体系结构、电容开关时序及高层次模型、关键电路模块都是经过流片验证或Spice仿真验证的，可以直接供读者参考。《低功耗CMOS逐次逼近型模数转换器》还介绍当前最新的流水线SARA/D转换设计技术和可配置A/D转换器设计技术，是当前国外低功耗CMOS混合信号集成电路的前沿研究内容。

【目录】

前言
绪论
0.1SARA／D转换器的研究进展
0.2本书的主要内容
参考文献

第1章SARA／D转换器设计基础
1.1SARA／D转换器的工作原理
1.2电荷再分配D／A转换电路
1.2.1二进制权重电容D／A转换器
1.2.2分段式电容D／A转换器
1.2.3c.2c式电容D／A转换器
1.3SARA／D转换器的性能指标
1.3.1静态特性参数
1.3.2动态特性参数
参考文献

第2章低功耗SARA，D转换器关键设计技术
2.1高效电容开关时序
2.1.1传统电容开关时序
2.1.2节能电容开关时序
2.1.3单调电容开关时序
2.1.4Mbased电容开关时序
2.1.5开关功耗分析
2.2CMOS比较器
2.2.1基本动态锁存比较器
2.2.2双尾电流型动态锁存比较器
2.2.3动态比较器的失调
2.2.4动态比较器的噪声
2.3SAR控制实现技术
2.3.1传统的SAR控制逻辑
2.3.2SAR动态逻辑实现技术
参考文献

第3章低功耗SARA／D转换器
3.1一种10位1.0V300kS／sSARA／D转换器
3.1.110位SARA／D转换器结构
3.1.2基于电容拆分技术的％M.based电容开关时序
3.1.3自举开关
3.1.4动态比较器
3.1.5基于动态逻辑的SAR控制技术
3.1.6版图设计
3.1.7SARA／D转换器测试
3.210位20kS／s0.6V超低功耗SARA／D转换器
3.2.110位SARADC的系统结构
3.2.2新型低功耗DAC电容开关时序
3.2.3自举开关
3.2.4SAR动态逻辑
3.2.5实验结果
3.3一种8位0.35V10kS／s低功耗SARA／D转换器
3.3.18位SARA／D转换器结构
3.3.2基于电容拆分技术的新型电容开关时序
3.3.3低漏电、低失真自举开关
3.3.4衬底驱动全动态比较器
3.3.5DAC阵列中的电容驱动开关
3.3.6低漏电SAR控制逻辑
3.3.7测试结果与讨论
参考文献

第4章高精度SARA／D转换器
4.1高精度SARA／D转换器的校准技术
4.1.1模拟自校准技术
4.1.2基于SplitADC的数字校准技术
4.2SARA／D转换器的电容失配和SplitADCLMS数字校准
4.2.116位SARA／D转换器的基本结构
4.2.2寄生电容和电容失配
4.2.3基于SplitADC的LMS数字校准原理
4.2.4基于SplitADC的LMS数字校准高层次建模
4.3基于splitADcLMs数字校准技术的16位sARA／D转换器
4.3.1基本工作原理
4.3.2关键模块电路
4.3.3仿真结果
4.4基于Sub-radix.2的SARA／D转换器数字校准算法
4.4.1SARA／D转换器的广义码域线性均衡器
4.4.2DAC：失配误差的数字可校准性
4.4.3基于Sub-radix一2的SARA／[）转换器
4.5基于扰动数字校准的16位SAR～D转换器
4.5.1基于扰动的数字校准原理
4.5.216位1MS／sSARA／D转换器
参考文献

第5章高速SARA，D转换器
5.1一种8位／10位可配置高速异步SARA／D转换器
5.1.1可配置SARA／D转换器结构
5.1.2电容DAC
5.1.3高速比较器
5.1.4异步SAR控制技术
5.1.5A／D转换器仿真结果
5.2一种8位208MS／sSAR～D转换器
5.2.1高速采样开关
5.2.2高速可校准比较器
5.2.3终端电容复用
5.2.4校准位和逻辑控制
5.2.5仿真结果
5.3一种8位660MS／s异步SARA／D转换器
5.3.1异步时钟产生电路
5.3.2预置位技术
5.3.3整体电路工作过程和逻辑控制
5.3.4仿真结果
5.48位2.0GS／s时域交织SARA／D转换器
5.4.1时域交织A／D转换器的误差分析
5.4.2基于模拟延迟锁相环的时钟产生器
5.4.3子通道SARA／D转换器架构与开关电容阵列
5.4.4仿真结果
参考文献

第6章高速流水线SARA，D转换器
6.1流水线SARA／D转换器基本原理
6.1.1流水线SARA／D转换器的基本结构
6.1.2SAR辅助型MDAC的工作原理
6.1.3SAR辅助型：MDAC设计考虑
6.2一种12位50MS／s流水线SARA／D转换器
6.2.1系统结构
6.2.2流水线SARA／D转换器的误差分析
6.2.3系统结构优化
6.2.4SAR辅助型MDAC电路
6.2.5增益自举运算放大器
6.2.6第二级SAR.A／D转换器
6.2.7内部时钟产生电路
6.2.8自举开关电路
6.2.9流片测试结果
6.3一种基于过零检测的10位50MS／s流水线SAR～D转换器
6.3.1基于过零检测器的开关电容电路
6.3.2基于过零检测器的流水线SARA／D转换器的非理想效应
6.3.3基于过零检测器的流水线SARA／D转换器系统设计
6.3.4关键模块电路
6.3.5仿真结果
参考文献

第7章可配置循环型CMOSA，D转换器
7.1系统结构
7.1.1循环型A／D转换器基本原理
7.1.26～12位可配置低功耗循环型A／D转换器系统结构
7.1.3冗余数字校准
7.1.4多工作模式设计
7.2关键模块电路
7.2.1采样保持电路基本原理
7.2.2余量增益电路
7.2.3可配置CMOS运算放大器
7.2.4动态比较器
7.2.5非交叠时钟产生模块
7.3整体性能仿真和版图布局
7.3.1动态性能仿真结果
7.3.2功耗仿真
7.3.3版图布局
参考文献