EDA技术实用教程—Verilog_HDL版 潘松 科学出版社 9787030278531
￥ 5.99 1.5折 ￥ 39 八五品
仅1件
作者潘松
出版社科学出版社
ISBN9787030278531
出版时间2010-07
版次1
装帧平装
开本16开
纸张胶版纸
页数400页
字数99999千字
定价39元
货号9787030278531
上书时间2024-06-25
- 在售商品 暂无
- 平均发货时间 9小时
- 好评率 暂无
- 最新上架
商品详情
- 品相描述：八五品
- 商品描述
-
基本信息
书名:EDA技术实用教程—Verilog_HDL版
定价：39.00元
作者:潘松
出版社：科学出版社
出版日期：2010-07-01
ISBN：9787030278531
字数：596000
页码：400
版次：1
装帧：平装
开本：12开
商品重量：
编辑推荐
完整的知识结构，灵活的学时安排，注重创新能力的培养；基于情景导向和工作过程的教学模式，使读者快速入门；丰富的示例与习题，大量的实验与设计项目，立体化的配套教学资源。 讲技术 授技能 求职就业的帮手 布情景 述过程 教学改革的能手 举示例 重实践 能力培养的强手
内容提要
本书根据课堂教学和实验操作的要求，以提高实际工程设计能为目的，深入浅出地对EDA技术、VHDL硬件描述语言、FPGA开发用及相关知识作了系统和完整的介绍，读者通过学习本书并完推荐的实验，能初步了解和掌握EDA的基本内容及实用技术。全书包括EDA的基本知识、常用EDA工具的使用方法和目标器件的结原理、以情景导向形式和实例为主的方法介绍的多种不同的设输入方法、对VHDL的设计优化以及基于EDA技术的典型设计项目各章都安排了习题和针对性较强的实验与设计项目。书中列举大部分VHDL设计实例和实验示例实现的EDA工具平台是QuartusⅡ 9.0，硬件平台是CycloneⅢ系列FPGA，并在EDA实验系统上通过硬件测试。本书可作为高等院校电子工程、通信、工业自动化计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理学科的本科生或研究生的电子设计、EDA技术和VHDL硬件描述语的教材及实验指导书，同时也可作为相关专业技术人员的自学考书。
目录
章 EDA技术概述1.1 EDA技术及其发展1.2 EDA技术实现目标1.3 硬件描述语言Verilog HDL1.4 其他常用HDL1.5 HDL综合1.6 自顶向下的设计技术1.7 EDA技术的优势1.8 EDA设计流程1.8.1 设计输入(原理图／HDL文本编辑)1.8.2 综合1.8.3 适配1.8.4 时序仿真与功能仿真1.8.5 编程下载1.8.6 硬件测试1.9 ASIC及其设计流程1.9.1 ASIC设计简介1.9.2 ASIC设计一般流程简述1.10 常用EDA工具1.10.1 设计输入编辑器1.10.2 HDL综合器1.10.3 仿真器1.10.4 适配器1.10.5 下载器1.11 QuartusⅡ概述1.12 IP核1.13 EDA技术发展趋势管窥习题第2章 FPGA与CPLD的结构原理2.1 PLD概述2.1.1 PLD的发展历程2.1.2 PLD分类2.2 简单PLD结构原理2.2.1 逻辑元件符号表示2.2.2 PROM结构原理2.2.3 PLA结构原理2.2.4 PAL结构原理2.2.5 GAL结构原理2.3 cPLD的结构原理2.4 FPGA的结构原理2.4.1 查找表逻辑结构2.4.2 Cyclone III系列器件的结构原理2.5 硬件测试2.5.1 内部逻辑测试2.5.2 JFAG边界扫描2.5.3 嵌入式逻辑分析仪2.6 大规模PLD产品概述2.6.1 Lattlce公司的PLD器件2.6.2 Xilinx公司的PLD器件2.6.3 Altera公司的PLD器件2.6.4 Actel公司的PLD器件2.6.5 Altera的FPGA配置方式2.7 CPLD／FPGA的编程与配置2.7.1 CPLD在系统编程2.7.2 FPGA配置方式2.7.3 FPGA专用配置器件2.7.4 使用单片机配置FPGA2.7.5 使用CPLD配置FPGA习题第3章 Vorilog设计入门3.1 组合电路的venlog描述3.1.1 2选l多路选择器及其Verilog描述3.1.2 4选l多路选择器及其case语句表述方式3.1.3 4选1多路选择器及其数据流描述方式3.1.4 4选1多路选择器及其if语句描述方式3.1.5 加法器及其Verilog描述3.2 时序模块及其Vernog表述3.2.1 边沿触发型触发器及其Verilog表述3.2.2 电平触发型锁存器及其Verilog表述3.2.3 含异步复位，时钟使能型触发器及其Verilog表述3.2.4 同步复位型触发器及其Verilog表述3.2 5异步复位型锁存器及其Verilog表述3.2.6 Verilog的时钟过程表述的特点和规律3.2.7 异步咕序模块的Vefilog表述3.3 二进制计数器及其Veillog设计3.3.1 4位二进制计数器及其Venlog表述3.3.2 功能更全面的计数器设计习题第4章 EDA工具应用初步4.1 硬件逻辑电路的一般设计和测试流程4.1.1 编辑和输入设计文件4.1.2 创建工程4.1.3 全程编译前约束项目设置4.1.4 全程综合与编译4.1.5 仿真测试4.1.6 RTL图观察器应用4.2 引脚锁定与硬件测试4.2.1 引脚锁定4.2.2 编译文件下载4.2.3 AS直接编程模式4.2.4 rFAG间接编程模式4.2.5 USB-Blastr编程配置器件使用方法4.2.6 图形方式设置引脚锁定4.2.7 利用引脚属性定义方式锁定引脚4.3 嵌入式逻辑分析仪使用方法4.4 编辑signalTapⅡ的触发信号4.5 原理图编辑输入设计流程4.5.1基于原理图的层次化设计流程4.5.2 应用宏模块设计频率计4.5.3 宏模块逻辑功能查询4.6 keeD属性应用4.7 slgnal Pmbe使用方法4.8 Set Ungs设置4.9 Fltter Semngs项设置4.10 HDL版本设置及Anaiysis＆syndlesis功能4.11 功能块chipP1anner应用4.11.1 chipPlanner应用流程说明4.11.2 chipPlarlner说明4.11.3 利用changeManager检测底层逻辑4.12 Synplify的应用及接口方法4.12.1 Synplify使用流程4.12.2 Synplify与QuartusⅡ接口习题实验与设计4-1 计数器设计实验4-2 多路选择器设计实验4-3 8位全加器设计实验4-4 原理图输入法设计频率计4-5 十六进制7段数码显示译码器设计4-6 数码扫描显示电路设计第5章 Verilog设计深入5.1 过程中的两类赋值语句5.1.1 阻塞式赋值5.1.2 非阻塞式赋值5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点5.2 过程结构总结5.3 移位寄存器设计5.3.1 含同步预置功能的移位寄存器设计5.3.2 模式可控的移位寄存器设计5.3.3 使用移位操作符设计移位寄存器5.4 乘法器设计及相关语句应用5.4.1 参数定义关键词parameter5.4.2 整数型寄存器类型定义5.4.3 for语句用法5.4.4 repeat语句用法5.4.5 while语句用法5.4.6 Verilog循环语句的特点5.5 if语句一般用法5.6 三态与双向端口设计5.6 1三态控制电路设计5.6.2 双向端口设计5.6.3 三态总线控制电路设计5.7 模可控计数器设计5.7.1 同步加载模型设计5.7.2 异步加载模型设计5.7.3 异步清0加载模型设计5.7 4同步清0加载模型设计5.8 半整数与奇数分频电路设计5.9 Verilog的描述风格5.9.lRTL描述5.9.2 行为描述……第6章 EDAI具应用深入第7章 系统设计优化第8章 有限状态机设计技术第9章 Verilog语言规则0章 Verilog行为仿真1章 SOPC系统开发技术附录 EDA开发系统使用简介主要参考文献
作者介绍
序言
-
【封面】
— 没有更多了 —
以下为对购买帮助不大的评价