深亚微米CMOS全数字频率合成器

图书标准信息

• 作者 彭刚 译
• 出版社 科学出版社
• 出版时间 2017-05
• 版次 01
• ISBN 9787030480255
• 定价 42.00元
• 装帧 平装
• 开本 32开
• 页数 256页
• 字数 301千字
• 正文语种 简体中文
• 丛书 微电子实用技术丛书

【内容简介】

介绍了锁相环与频率合成器电路的分析方法、电路结构、工作原理等相关知识，以及采用锁相环与频率合成器集成电路构成的锁相环(PLL)、压控振荡器(VCO)、前置分频器、直接数字频率合成器(DDS)和时钟发生器电路实例的主要技术性能、引脚端封装形式、内部结构、工作原理、电原理图、印制电路板图和元器件参数等内容，频率范围从零至几吉赫兹，其电原理图、印制电路板圈和元器件参数等可以直接在工程设计中应用，可供相关专业师生阅读，也可供工程技术人员参考

【目录】

章概述
1.1频率合成
1.2频率合成器作为rf收发器整体的部分
1.3移动通信的频率合成器
1.4rf合成器实现
第2章数控振荡器
2.1深亚微米cmos工艺中的变容二极管
2.2振荡频率全数控
2.3￡c谐振腔振荡器
2.4振荡器核心
2.5开环窄带数字/频率转换
2.6实现案例
2.7dco的时域数学模型
2.8结
第3章归一化dco
3.1振荡器传递函数和增益
3.2dco增益评价
3.3dco增益归一化
3.4同步优化dco输入调谐字的重定时
3.5dco调谐输入的时间抖动
3.6pvt的实现和获取dco位
3.7追踪dco位的实现
3.8时域模型
3.9小结
第4章全数字锁相环
4.1相域运算
4.2重组时钟
4.3鉴相器
4.4参相位和可变相位的模运算
4.5时间数字转换器
4.6相对误差估计
4.7使用dco时钟进行参频率重定时
4.8环路增益因子
4.9相域adpll结构
4.10pll频率响应
4.11噪声和故障源
4.12ii型adpll
4.13高阶adpll
4.14adpll的非线差分项
4.15使用pll预估dco增益
4.16pll增益的换挡
4.17沿跳变抖动方案（选项）
4.18结
第5章基于全数字锁相环的发机
5.1dco直接频率调制
5.2即时dco增益计算
5.3gfsk脉冲整形
5.4功率放大器
5.5数字调幅
5.6展望未来：极坐标发机
5.7结
第6章行为建模与
6.1方
6.2数字模块
6.3支持数字流处理
6.4数发生器
6.5dco相位噪声时域建模
6.6建模中的亚稳态触发器
6.7结果
6.8结
第7章实现与实验结果
7.1dsp及其rf的drp接
7.2发器核心实现
7.3ic芯片
7.4评估板
7.5测量器件
7.6gfsk发器能
7.7合成器能
7.8合成器开关瞬态
7.9dsp驱动调制
7.10能结
7.11结
附录a
a.1dco切换引起的杂散
a.2dco调制引起的杂散
附录b
b.1高斯脉冲整形滤波器
附录c
c.1dcolevel2
c.2周期控制振荡器
c.3战术触发器
c.4tdc伪测温仪输出解码器
参文献