eda技术实用教程 大中专理科计算机 潘松 等 新华正版
￥ 18.1 4.3折 ￥ 42 全新
库存44件
河北保定
认证卖家担保交易快速发货售后保障
作者潘松 等
出版社科学出版社
ISBN9787030387820
出版时间2013-11
版次5
装帧平装
开本16
页数386页
字数580千字
定价42元
货号733_9787030387820
上书时间2024-10-18
商品详情
- 品相描述：全新
- 正版特价新书
- 商品描述
-
主编：
"十二五"普通高等教育本科重量规划教材:eda技术实用教程(veriloghdl版)(第5版)可作为高等院校电子工程、通信、自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等学科的本科生或的电子设计、eda技术课程和veriloghdl硬件描述语言的教材及实验指导书，同时也可作为相关专业技术人员的自学参书。
目录：
章eda技术概述1
1.1eda技术及其发展1
1.2eda技术实现目标3
1.3 硬件描述语言veriloghdl4
1.4 其他常用hdl5
1.5hdl综合6
1.6自顶向下的设计技术8
1.7eda技术的优势11
1.8eda设计流程12
1.8.1设计输入（图／hdl文本编辑）13
1.8.2综合14
1.8.3适配15
1.8.4时序与功能15
1.8.5编程下载15
1.8.6硬件测试16
1.9 asic及其设计流程16
1.9.1asic设计简介16
1.9.2asic设计一般流程简述18
1.10常用eda工具19
1.10.1设计输入编辑器19
1.10.2hdl综合器20
1.10.3器21
1.10.4适配器22
1.10.5下载器22
1.11quartusii概述23
1.12ip核24
1.13eda技术发展趋势管窥26
题27
第2章fpga与cpld的结构28
2.1pld概述28
2.1.1pld的发展历程28
2.1.2pld分类29
2.2简单pld结构30
2.2.1逻辑元件符号表示30
2.2.2prom结构31
2.2.3结构33
2.2.4pal结构34
2.2.5gal结构35
2.3cpld的结构37
2.4fpga的结构40
2.4.1查找表逻辑结构40
2.4.2cycloneiii系列器件的结构41
2.5硬件测试45
2.5.1逻辑测试46
2.5.2jtag边界扫描46
2.6pld产品概述48
2.6.1altera公司的pld器件48
2.6.2lattice公司的pld器件50
2.6.3linx公司的pld器件51
2.6.4actel公司的pld器件52
2.6.5altera的fpga配置方式52
2.7cpld/fpga的编程与配置52
2.7.1cpld在系程53
2.7.2fpga配置方式53
2.7.3fpga专用配置器件54
2.7.4使用单片机配置fpga55
2.7.5使用cpld配置fpga57
题57
第3章组合电路的verilog设计58
3.1半加器电路的verilog描述59
3.2多路选择器的verilog描述63
3.2.14选1多路选择器及case语句表述方式63
3.2.24选1多路选择器及assign语句表述方式69
3.2.34选1多路选择器及条件赋值语句表述方式71
3.2.44选1多路选择器及条件语句表述方式72
3.3verilog加法器设计74
3.3.1全加器设计及例化语句应用74
3.3.2半加器的udp结构建模描述方式77
3.3.3利用udp元件设计多路选择器78
3.3.48位加法器设计及算术作符应用79
3.3.5算术运算作符80
3.3.6bcd码加法器设计81
3.4组合逻辑乘法器设计82
3.4.1参数定义关键词parameter和localparam82
3.4.2整数型寄存器类型定义83
3.4.3for语句用法83
3.4.4移位作符及其用法84
3.4.5两则乘法器设计示例85
3.4.6repeat语句用法85
3.4.7while语句用法86
3.4.8parameter的参数传递功能87
3.5rtl概念88
题89
第4章时序与硬件实现91
4.1verilog程序输入与测试91
4.1.1编辑和输入设计文件91
4.1.2创建工程92
4.1.3全程编译前约束项目设置93
4.1.4全程综合与编译94
4.1.5时序96
4.1.6rtl图观察器应用98
4.2引脚锁定与硬件测试98
4.2.1引脚锁定98
4.2.2编译文件下载99
4.2.3as直接编程模式101
4.2.4jtag间接编程模式101
4.2.5usb—blaster驱动程序安装方法102
4.3电路图设计流程102
4.4利用属表述实现引脚锁定106
4.5keep属应用107
4.6signalprobe使用方法108
4.7宏模块逻辑功能查询109
题110
实验与设计111
4—1多路选择器设计实验111
4—28位加法器设计实验111
4—38位硬件乘法器设计实验112
4—4十六进制7段数码显示译码器设计112
第5章时序电路的verilog设计114
5.1基本时序元件的verilog表述114
5.1.1基本d触发器及其verilog表述114
5.1.2用udp表述d触发器115
5.1.3含异步复位和时钟使能的d触发器及其verilog表述116
5.1.4含同步复位控制的d触发器及其verilog表述117
5.1.5基本锁存器及其verilog表述118
5.1.6含清0控制的锁存器及其verilog表述119
5.1.7异步时序电路的verilog表述特点120
5.1.8时钟过程表述的特点和规律121
5.2二进制器及其verilog表述122
5.2.1简单加法器及其verilog表述122
5.2.2实用加法器设计124
5.3移位寄存器的verilog表述与设计125
5.3.1含同步预置功能的移位寄存器设计125
5.3.2使用移位作符设计移位寄存器126
5.4可预置型器设计127
5.4.1同步加载器127
5.4.2异步加载器128
5.4.3异步清0加载器129
5.4.4同步清0加载器130
5.5时序电路硬件设计与示例131
5.5.1编辑电路、创建工程和测试131
5.5.2fpga硬件测试132
题132
实验与设计134
5—1应用宏模块设字频率计134
5—2器设计实验138
5—3数码扫描显示电路设计139
5—4模可控器设计139
5—5串行静态显示控制电路设计140
5—6高速硬件除法器设计140
5—7不同类型的移位寄存器设计141
第6章quartusii应用深入142
6.1signaltapii的使用方法142
6.2编辑signaltapii的触发信号146
6.3fittersettings项设置147
6.4功能块chipnner应用147
6.4.1chipnner应用流程说明148
6.4.2chipnner说明149
6.5synplify的应用及接方法150
6.5.1synplify使用流程150
6.5.2synplifypro与quartusii接153
题154
实验与设计155
6—1vga彩条信号显示控制电路设计155
6—2移位相加型8位硬件乘法器设计158
6—3半整数与奇数分频器设计159
6—4基于verilog代码的频率计设计161
第7章lpm宏模块的应用163
7.1器lpm宏模块调用163
7.1.1器lpm模块文本代码的调用163
7.1.2lpm器代码与参数传递语句165
7.1.3创建工程与测试166
7.2利用属控制乘法器的构建167
7.3lpm_ram宏模块的设置与使用168
7.3.1初始化文件及其生成168
7.3.2以图方式对lpm_ram进行设置和调用170
7.3.3测试lpm_ram172
7.3.4存储器的verilog代码描述173
7.3.5存储器设计的结构控制176
7.4lpm_rom的定制和使用示例177
7.4.1lpm_rom的调用177
7.4.2简易正弦信号发生器设计178
7.4.3正弦信号发生器硬件实现和测试179
7.5在系统存储器数据读写编辑器应用180
7.6lpm嵌入式锁相环调用181
7.7in—systemsourcesandprobeseditor使用方法184
7.8数控振荡器核使用方法186
7.9fir核使用方法188
7.10dds实现与应用190
7.10.1dds190
7.10.2dds信号发生器设计示例192
题193
实验与设计194
7—1查表式硬件运算器设计194
7—2正弦信号发生器设计194
7—3简易逻辑分析仪设计195
7—4dds正弦信号发生器设计196
7—5移相信号发生器设计197
7—616位×16位高速硬件乘法器设计197
第8章verilog设计深入199
8.1过程中的两类赋值语句199
8.1.1未指定延时的阻塞式赋值语句199
8.1.2指定了延时的阻塞式赋值200
8.1.3未指定延时的非阻塞式赋值201
8.1.4指定了延时的非阻塞式赋值202
8.1.5深入认识阻塞与非阻塞式赋值的特点204
8.1.6不同的赋初值方式导致不同综合结果的示例205
8.2过程语句归纳207
8.2.1过程语句应用结207
8.2.2深入认识不完整条件语句与时序电路的关系209
8.3if语句归纳210
8.3.1if语句的一般表述形式211
8.3.2关注if语句中的条件指示213
8.4三态与双向端设计214
8.4.1三态控制电路设计214
8.4.2双向端设计215
8.4.3三态线控制电路设计216
题218
实验与设计219
8—1硬件消抖动电路设计219
8—24×4阵列键盘键信号检测电路设计220
8—3直流电机综合测控系统设计222
8—4vga简单图像显示控制模块设计223
8—5乐曲硬件演奏电路设计225
第9章verilog系统设计优化229
9.1资源优化229
9.1.1资源共享229
9.1.2逻辑优化231
9.1.3串行化231
9.2速度优化232
9.2.1流水线设计232
9.2.2寄存器配234
9.2.3关键路径法235
9.2.4乒乓作法236
9.2.5加法树法236
题237
实验与设计238
9—1采用流水线技术设计高速数字相关器238
9—2线反馈移位寄存器设计238
9—3基于uart串控制的模型电子琴设计239
9—42键盘控制模型电子琴电路设计241
9—5am幅度调制信号发生器设计244
0章verilog机设计技术246
10.1verilog机的一般形式246
10.1.1机的特点与优势247
10.1.2机的一般结构248
10.1.3初始控制与表述252
10.2moore型机及其设计253
10.2.1多过程结构机253
10.2.2序列检测器及其机设计257
10.3mealy型机设计258
10.4机图形编辑设计262
10.5不同编码类型机263
10.5.1直接输出型编码263
10.5.2用宏定义语句定义编码265
10.5.3宏定义命令语句266
10.5.4顺序编码267
10.5.5一位热码编码267
10.5.6编码设置268
10.6异步有限机设计269
10.7安全机设计272
10.7.1导引法273
10.7.2编码监测法274
10.7.3借助eda工具自动生成安全机274
10.8硬件数字技术排除毛刺275
10.8.1延时方式去毛刺275
10.8.2逻辑方式去毛刺276
题278
实验与设计278
10—1序列检测器设计278
10—2adc采样控制电路设计278
10—3数据采集模块设计280
10—4五功能智能逻辑笔设计282
1章16位实用cpu创新设计285
11.1kx9016的结构与特285
11.2kx9016基本硬件系统设计288
11.2.1单步节拍发生模块288
11.2.2alu模块289
11.2.3比较器模块289
11.2.4基本寄存器与寄存器阵列组290
11.2.5移位器模块293
11.2.6程序与数据存储器模块293
11.3kx9016v1指令系统设计294
11.3.1指令格式294
11.3.2指令作码295
11.3.3软件程序设计实例296
11.3.4kx9016v1控制器设计298
11.3.5指令设计实例详解302
11.4kx9016的时序与硬件测试303
11.4.1时序与指令执行波形分析303
11.4.2cpu工作情况的硬件测试305
11.5kx9016应用程序设计实例和系统优化308
11.5.1乘法算法及其硬件实现308
11.5.2kx9016v1的硬件系统优化309
题311
实验与设计311
11—116位cpu验证设计综合实验311
11—2新指令设计及程序测试实验312
11—316位cpu的优化设计与创新313
11—4cpu创新设计竞赛314
2章mcu与fpg上系统开发315
12.1fpga扩展mcu开发技术315
12.1.1fpga扩展方案及其系统设计技术316
12.1.2基于单片机ip软核的soc设计方案319
12.2fpga扩展方案设计实例322
12.2.1串进并出／并进串出双向端扩展模块设计322
12.2.28位四通道数据交换扩展模块设计323
12.2.3存储器读写的fpga扩展模块设计325
12.2.4四通道pwm信号发生器接模块设计326
12.2.5李萨如图波形发生器扩展模块设计327
12.3基于单片机核的fpg上系统设计328
12.3.1单片机扩展串进并出／并进串出模块的soc设计329
12.3.2扩展sram模块的片上系统设计333
12.3.3扩展移相信号发生器模块的片上系统设计333
实验与设计334
12—1单片机串扩展fpg上系统设计334
12—2单片机数据交换fpga扩展电路设计335
12—3扩展外部数据存储器的fpga单片系统设计335
12—4四通道pwm信号发生器及其mcu控制系统设计335
12—5移相信号发生器和扫频信号发生器的片上系统设计335
12—6李萨如图波形发生器的fpg上系统设计336
12—7脉宽／占空比／等精度频率多功能测试仪设计336
3章verilog语句语法补充说明342
13.1verilog文字规则342
13.2数据类型344
13.2.1网线类型344
13.2.2register寄存器类型345
13.2.3存储器类型345
13.3作符345
13.4常用语句补充346
13.4.1initial过程语句使用示例347
13.4.2forever循环语句347
13.4.3编译指示语句348
13.4.4任务和函数语句350
13.5用库元件实现结构描述352
题354
实验与设计354
13—1spwm脉宽调制控制系统设计354
13—2点阵型与字符型液晶显示器驱动控制电路设计356
13—3数字彩液晶显示控制电路设计357
13—4串行adc/dac控制电路设计357
4章verilogtestbench358
14.1verilog行为流程359
14.2verilog测试基准实例361
14.3verilogtestbench测试流程363
14.4verilog系统任务和系统函数366
14.4.1系统任务和系统函数366
14.4.2预编译语句372
14.5延时模型373
14.5.1#延时和门延时373
14.5.2延时说明块374
14.6其他语句374
14.6.1fork_join块语句374
14.6.2wait语句375
14.6.3force语句和release语句376
14.6.4deassign语句376
14.7激励信号的产生377
14.8verilog数字系统378
题379
实验与设计380
14—1在modelsim上对器的testbench进行380
14—2在modelsim上进行16位累加器设计380
附录eda开发系统及相关软硬件381
参文献387
内容简介：
eda技术实用教程：veriloghdl版（第五版）/“十二五”普通高等教育本科规划教材根据课堂和实验作的要求，以提高实际工程设计能力为目的，深入浅出地对eda技术、veriloghdl硬件描述语言、fpga开发应用及相关知识做了系统和完整的介绍，使读者通过本书的学并完成的实验，能初步了解和掌握eda的基本内容及实用技术。eda技术实用教程：veriloghdl版（第五版）/“十二五”普通高等教育本科规划教材包括eda的基本知识、常用eda工具的使用方法和目标器件的结构、以向导形式和实例为主的方法介绍的多种不同的设计输入方法、对verilog的设计优化以及基于eda技术的典型设计项目。各章都安排了题或针对较强的实验与设计。书中列举的大部分verilog设计实例和实验示例实现的eda工具台是quartuii，硬件台是cycloneiii系列fpga，并在eda实验系统上通过了硬件测试。eda技术实用教程：veriloghdl版（第五版）/“十二五”普通高等教育本科规划教材可作为高等院校电子工程、通信、自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等学科的本科生或的电子设计、eda技术课程和veriloghdl硬件描述语言的教材及实验指导书，同时也可作为相关专业技术人员的自学参书。
— 没有更多了 —
以下为对购买帮助不大的评价